[发明专利]查找表电路

说明书

本申请是分案申请，原申请的申请日为2006年12月05日，申请号为200610164526.9，发明名称为“现场可编程门阵列集成电路器件的分布式存储器”。

技术领域

本发明涉及可编程逻辑器件(PLD)，例如通常称为现场可编程门阵列(FPGA)的器件。特别地，本发明涉及在FPGA中提供存储器电路，FPGA用户可在该器件正常逻辑操作期间将所述存储器电路用作随机存取存储器(RAM)。更特别地，本发明涉及选择性地使用该器件上的、不需要正常的基于查找表的逻辑的查找表(LUT)电路来提供上述用户可存取RAM。这样的RAM可被称为分布式RAM，因为其分布在该器件的若干个LUT的电路上，而不是在专用用户RAM电路的块中。

背景技术

Lewis等人于2004年7月22日提交的美国专利申请10/897,743示出了在FPGA中提供分布式RAM的改进电路。(在此将Lewis等人这一参考文献以引用方式并入本文。)例如，Lewis等人的参考文献中示出了FPGA上若干个均包括LUT的逻辑元件(LE)共享单个写入解码器以减少提供FPGA分布式用户RAM模式能力所必须增加的写地址电路的数量。

对Lewis等人的参考文献中所示的一般类型电路进行各种扩展和附加在许多情况下是有益的。例如，用户经常需要同步写入，这样用户不需要为写选通提供精确的定时信号。这使得有必要提供写地址和写数据寄存器，但如果能避免为此功能提供专用硬件(电路)则更为理想。

可能对Lewis等人参考文献所示内容进行的有益扩展和附加的另一示例是将那些原理应用到可分裂的LE，以实现一个逻辑功能尺寸范围(例如六输入基于LUT逻辑功能和两个五输入基于LUT逻辑功能)。

对Lewis等人参考文献所示内容进行的有益扩展和附加的另一示例涉及支持同步读功能。此外，用户常常更喜欢同步读，但如果能避免构造专用硬件来支持读地址寄存器则更为理想。

发明内容

为便于利用FPGA上要求的很少的附加电路在FPGA上提供用户可存取的分布式RAM，可使用逻辑模块的读数据路径中不需要的逻辑模块中的寄存器来寄存将被写入用户RAM模式的分布式RAM的数据信号。

有助于用户RAM模式的另一示例是，可使用读数据路径中不需要的逻辑模块中的寄存器为从用户RAM模式的分布式RAM中读取提供已被寄存的读地址信号。

根据本发明的另一示例是使用逻辑模块的一个输入端(该逻辑模块不需要的那个输入端)，作为在用户写模式中控制写入分布式RAM的写地址解码器电路所用的附加写地址信号的源。

少量的附加多路复用可被添加于逻辑模块，以便于将逻辑模块中的RAM单元用作不同深度和/或宽度的RAM。其他方式也可有利于提供不同深度和/或宽度的分布式RAM，如通过包括写地址解码器的深度模式配置位，在取决于该位的发信号模式的分布式RAM中生成写信号。

可为写地址解码器添加一个或多个寄存器以便于为该解码器服务的分布式RAM提供同步写入。写地址解码器也可配有定时电路，为分布式RAM的写入排序。

参照附图与以下详细说明本发明的其他功能、其性质及各种优点将更明显。

附图说明

图1是根据本发明的说明性电路的简化示意框图。

图2是根据本发明的另一说明性实施例的简化示意框图。

图3是根据本发明的附加说明性电路的简化示意框图。

图4是根据本发明的、图3所示内容一部分的说明性实施例的更详细的简化示意框图。

图5是根据本发明的、使用图4电路所产生的信号的说明性电路的简化示意框图。

图6是根据本发明的、图3或图4所示内容一部分的替代性实施例的简化示意框图。

图7是能够根据本发明被使用的电路的说明性实施例的简化示意框图。

图8是与图1或图2大致相似的简化示意框图，示出了本发明其他可能功能的说明性实施例。

图9是根据图8所示的本发明一方面的另一电路的说明性实施例的简化示意框图。

具体实施方式