[发明专利]查找表电路

权利要求书

1.FPGA电路，包括：

多个查找表电路，其被配置用于查找表逻辑并且用于存储用户数据；

第一电路，其用于选择由所有所述查找表电路共享的多个控制信号；以及

第二电路，其用于替代使用由所述第一电路选择的信号作为用于控制所述查找表电路中至少一个查找表电路中的存储器单元的寻址的地址信号以将所述用户数据写入这些存储器单元，其中所述第二电路包括：

至少一个寄存器，其用于寄存至少一个所述地址信号。

2.查找表电路，包括：

多个存储器单元，其被配置用于查找表逻辑并且用于存储用户数据；

多路复用器电路，其用于选择所述存储器单元之一的内容作为输出信号；

寄存器电路；

路由电路，其用于将输入信号或所述输出信号选择性地路由至所述寄存器电路，以产生一个寄存信号；以及

进一步的路由电路，其用于将所述寄存信号施加到所述存储器单元的写输入端。

3.根据权利要求2所述的查找表电路，进一步包括：

用于选择性地将配置数据供应到所述存储器单元的电路。

4.查找表电路，包括：

多个存储器单元，其被配置用于查找表逻辑并且用于存储用户数据；

读电路，其能够提供1)从所述多个存储器单元中的一个存储器单元中选择的单个存储器单元输出信号，或2)两个存储器单元输出信号，其包括从所述多个存储器单元中的第一次多个存储器单元中选择的第一存储器单元输出信号以及从所述多个存储器单元中的第二次多个存储器单元中选择的第二存储器单元输出信号；

第一寄存器和第二寄存器；以及

路由电路，其用于1)路由两个寄存器输出信号，包括将所述第一寄存器的第一寄存器输出信号路由至所述第一次多个存储器单元的第一写驱动器以及将所述第二寄存器的第二寄存器输出信号路由至所述第二次多个存储器单元的第二写驱动器，或者2)将所述第一寄存器和所述第二寄存器之一的单个寄存器输出信号路由至所述多个存储器单元的写驱动器。

5.根据权利要求4所述的查找表电路，其中所述第一次多个存储器单元和所述第二次多个存储器单元是彼此互斥的。

6.根据权利要求5所述的查找表电路，其中所述第一次多个存储器单元和所述第二次多个存储器单元包括相同数量的存储器单元。

7.根据权利要求5所述的查找表电路，其中所述路由电路包括：

多路复用器电路，其用于选择性地将1)所述第一寄存器输出信号或2)所述第二寄存器输出信号施加到所述第一次多个存储器单元中的所述多个存储器单元的所述写驱动器。

8.根据权利要求7的所述查找表电路，其中所述多路复用器电路是可编程控制的。

9.FPGA电路，包括：

多个查找表电路，其被配置用于查找表逻辑并且用于存储用户数据，每个查找表电路均包括多个存储器单元和多个输入引线，查找表读地址信号能够被施加到所述多个输入引线；

地址解码器电路，其用于当所述多个查找表电路中的一个查找表电路不被用于基于查找表的逻辑时，接收多个写地址信号，以用于至少部分基于所述多个写地址信号将所述用户数据写入所述多个存储器单元中的一个或多个存储器单元；

路由电路，其用于允许所述输入引线之一被替换用于提供所述写地址信号之一；以及

寄存器电路，其用于存储来自所述输入引线之一的、可用作所述写地址信号之一的信号。

10.FPGA电路，包括：

多个查找表电路，其被配置用于查找表逻辑并且用于存储用户数据，每个查找表电路均包括多个存储器单元和多个输入引线，查找表读地址信号能够被施加到所述多个输入引线；

地址解码器电路，其用于在所述多个查找表电路中的一个查找表电路不被用于基于查找表的逻辑时，接收多个写地址信号，以用于至少部分基于所述多个写地址信号将所述用户数据写入所述多个存储器单元中的一个或多个存储器单元；

路由电路，其用于允许所述输入引线之一被替换用于提供所述写地址信号之一；以及

用于替代性地控制读操作的电路，当所述输入引线之一被用来提供所述写地址信号之一时，所述读操作通常被控制成从所述输入引线之一至所述输入引线中的另一个。