[发明专利]晶体管的形成方法

说明书

技术领域

本发明涉及半导体领域，具体涉及一种晶体管的形成方法。

背景技术

在晶体管的高K介质/后金属栅工程中，在衬底上形成多个伪栅结构以后，需要在多个伪栅结构之间填充层间介质层，在去除伪栅后，层间介质层形成具有对应伪栅形状的开口，在开口中填充金属栅极，以形成高K介质/后金属栅结构。

随着集成电路上的晶体管密度的不断提高，金属栅极的尺寸、金属栅极之间的间距也不断缩小，相应地伪栅结构的间距也不断缩小，在多个伪栅结构之间填充层间介质层的过程中，层间介质层很难填充到多个伪栅结构之间较小的间距中，这样形成的层间介质层形貌不平整，并且在层间介质层中很容易产生空隙（void）。

如果层间介质层中产生空隙，则容易产生漏电流从而使晶体管性能降低。此外，在形貌不平整，具有空隙的层间介质层中填充金属栅极，可能造成金属栅极高度不齐平、金属渗入层间介质层中空隙等缺陷。

因此，如何提高层间介质层在伪栅结构之间中的填充效果，形成高质量且形貌平整的层间介质层，成为本领域技术人员亟待解决的问题。

发明内容

本发明解决的问题是提供一种晶体管形成方法，提高层间介质层在伪栅结构之间的填充效果，形成高质量且形貌平整的层间介质层。

为解决上述问题，本发明提供一种晶体管形成方法，包括：

提供衬底；

在所述衬底上形成多个伪栅结构，所述伪栅结构包括伪栅；

在所述伪栅结构露出的衬底中形成源区、漏区；

采用流体化学气相沉积法，在所述伪栅结构之间填充第一介质层，使第一介质层低于所述伪栅结构；

在所述伪栅结构以及第一介质层上形成第二介质层，使所述第二介质层的表面与伪栅结构中的伪栅表面齐平，所述第二介质层的致密性高于所述第一介质层的致密性；

去除伪栅结构中的伪栅，形成开口；

在所述开口中形成金属栅极。

可选的，在所述伪栅结构之间填充第一介质层的步骤包括:

采用流体化学气相沉积法在所述伪栅结构之间填充第一介质层，并使所述第一介质层高于伪栅结构;

对所述第一介质层进行固化处理；

平坦化固化处理后的所述第一介质层，使第一介质层与伪栅结构齐平；

对第一介质层进行回刻，去除部分厚度的第一介质层，使剩余的第一介质层低于所述伪栅结构。

可选的，在所述伪栅结构之间填充第一介质层，并使所述第一介质层高于伪栅结构的步骤中，填充的所述第一介质层的厚度在500埃到2000埃的范围内。

可选的，在去掉部分厚度的第一介质层使所述第一介质层低于伪栅结构的步骤中，去掉的第一介质层的厚度在200埃到300埃的范围内。

可选的，采用流体化学气相沉积法在所述伪栅结构之间填充第一介质层的步骤中，所述第一介质层的材料为氧化硅。

可选的，在反应腔室内进行所述形成第一介质层的步骤，在所述伪栅结构之间填充以氧化硅为材料的第一介质层的步骤包括：反应腔室内通入包括三甲硅胺气体、氨气、氢气、氧气和水的反应物。

可选的，在反应腔室中进行所述固化处理，固化处理包括：

在反应腔室中通入臭氧；

使反应腔室中的温度在400摄氏度到600摄氏度的范围内，以进行退火。

可选的，对所述第一介质层进行固化处理的步骤还包括：在退火之后，向反应腔室中通入氧气和水。

可选的，在使第一介质层与伪栅结构齐平之后，对第一介质层进行回刻之前，还包括：对所述第一介质层进行硅掺杂。

可选的，在所述伪栅结构以及第一介质层上形成第二介质层，使所述第二介质层的表面与伪栅结构中的伪栅表面齐平的步骤包括:

采用化学气相沉积法，在所述剩余的第一介质层表面以及伪栅结构表面形成高于伪栅结构的第二介质层；

对所述第二介质层进行硅掺杂；

平坦化所述第二介质层，直至露出伪栅的表面。

可选的，在所述剩余的第一介质层表面以及伪栅结构表面形成高于伪栅结构的第二介质层的步骤中：所述第二介质层的厚度在300埃到500埃的范围内。

可选的，所述第二介质层的材料为氧化硅。

可选的，在提供衬底之后，形成伪栅结构之前，还包括在衬底上形成鳍；

在所述衬底上形成多个伪栅结构的步骤包括：在所述鳍上形成多个横跨所述鳍的伪栅结构。

与现有技术相比，本发明的技术方案具有以下优点：