[发明专利]芯片电子组件及其制造方法

说明书

提供了一种芯片电子组件及其制造方法。可以提供这样的芯片电子组件及其制造方法，所述芯片电子组件能够通过增大用于支撑内线圈部的力来防止内线圈部在堆叠和压制磁性层期间变形，并且能够减少因内线圈部的变形引起的暴露缺陷。该芯片电子组件包括：磁体，包括绝缘基底；内线圈部，形成在绝缘基底的至少一个表面上；外电极，形成在磁体的端表面上并连接到内线圈部，其中，绝缘基底包括其上没有形成内线圈部的桥接图案部。

本申请要求于2014年1月7日在韩国知识产权局提交的第10-2014-0001659号韩国专利申请的权益，该韩国专利申请的公开通过引用包含于此。

技术领域

本公开涉及一种芯片电子组件及其制造方法。

背景技术

电感器（芯片电子组件）是与电阻器和电容器一起形成电子电路以去除噪声的有代表性的无源元件。电感器与电容器利用电磁特性结合以构成放大特定频段中的信号的谐振电路或者滤波电路等。

近来，随着加快了诸如各种通信装置或显示装置等的信息技术（IT）装置的小型化和薄化，对于小型化和薄化诸如电感器、电容器和晶体管等的各种元件的技术的研究已持续地进行。

近来，由于电子装置中需要小型化和高性能，所以功耗增加。对应于功耗的增加，在电子装置的电源电路中使用的电源管理集成电路（PMIC）或DC-DC转换器中，开关频率增加且从其输出的电流增大，使得用于使从PMIC或DC-DC转换器输出的电流稳定的功率电感器的使用也增加。

功率电感器的发展具有向小型化、高电流和低直流电阻集中的趋势，但在根据相关技术的多层功率电感器中实现小型化、高电流和低直流电阻受到限制。因此，已经开发出通过将磁粉与树脂混合在线圈图案上而形成的薄膜型电感器，线圈图案是通过在薄绝缘基底的上表面和下表面上进行镀覆形成的。

在薄膜型电感器中，为了在通过镀覆形成线圈图案之后极大地确保电感，将除了其上形成有线圈图案的区域之外的其他区域中的绝缘基底去除。然而，在除了其上形成有线圈图案的区域之外的所有区域中的绝缘基底被去除的情况下，因为绝缘基底的用于支撑线圈的力可能是不足够的，所以在堆叠和压制磁性层的工艺期间，会发生线圈变形的问题，并且因线圈的变形发生暴露缺陷。

[现有技术文献]

第2006-278479号日本专利特许公开

发明内容

本公开的一方面可以提供一种芯片电子组件及其制造方法，所述芯片电子组件能够通过增大用于支撑内线圈部的力防止内线圈部在堆叠和压制磁性层期间变形，并且能够减少因内线圈部的变形引起的暴露缺陷。

根据本公开的一方面，一种芯片电子组件可以包括：磁体，包括绝缘基底；内线圈部，形成在绝缘基底的至少一个表面上；以及外电极，形成在磁体的端表面上并连接到内线圈部。绝缘基底可以包括其上未形成有内线圈部的桥接图案部。

桥接图案部可以暴露于磁体的彼此相对的两个侧表面。

桥接图案部可以在磁体的宽度方向上暴露于磁体的彼此相对的两个侧表面。

桥接图案部可以防止形成在绝缘基底上的内线圈部的变形。

当绝缘基底的厚度定义为t并且磁体的使桥接图案部暴露的一个侧表面的长度定义为l时，桥接图案部的暴露于磁体的一个侧表面的表面的面积与t×l的面积的比率可以为0.02至0.88。

绝缘基底可以包括形成在绝缘基底的中心部分中的通孔，通孔可以填充有磁性材料以形成核心部。

绝缘基底可以利用从包括聚丙二醇（PPG）基底、铁素体基底和金属基软磁基底的组中选择的一种或更多种来形成。