[发明专利]一种射频测试结构及射频测试方法

说明书

技术领域

本发明涉及半导体制造工艺，尤其涉及一种射频测试结构及射频测试方法。

背景技术

晶圆加工过程中，为了确保器件的质量，需要对晶圆进行在线射频测试。因此待测器件（Device Under Test,简称DUT）的测试结构必须谨慎设计并搭配精准的探针机台。由于测试得到的数据不可避免的包含寄生（parasitic）参数，为了得到器件的本质特性，需要采用合适的方法去除这些寄生元件的影响。去除寄生元件的步骤就是去嵌化（de-embedding）。针对不同的测试结构，有不同的去嵌化方法，常用的是开路短路（open-short）法，此方法分别以一开路与短路测试结构来扣除接触针垫与金属连线的并联导纳以及串联阻抗效应。

如图1所示，其中示出了根据现有技术的射频测试的两端口测试结构。现有技术测试结构包括第一接口板101a和第二接口板101b，其中第一接口板和第二接口板分别具有两个接地测试焊盘G和一个信号测试焊盘S，两个接口板的接地测试焊盘G均接地，从而可知实际上这些接地测试焊盘是连接在一起的，信号测试焊盘S用于输入测试信号。待测器件（Device Under Test，简称DUT）102设置于第一接口板101a和第二接口板101b之间。通过第一金属连线将DUT与第一接口板101a上信号测试焊盘S相连，通过第二金属连线将DUT与第二接口板101b上信号测试焊盘S相连，通过第三金属连线、第四金属连线将DUT与接地测试焊盘G相连。

利用上述测试结构进行射频测试，则总的射频参数（Y_total1）等于待测器件的射频参数（Y_dut）与可去除寄生的射频参数（Y_open）和去嵌化误差（Y_error）三者之和，即：

Y_total1=Y_dut+Y_open+Y_error （1）

而去嵌结构的射频参数（Y_deembed1）等于总的射频参数与可去除寄生的射频参数之差，即：

Y_deembed1=Y_total1-Y_open （2）

由公式（1）和（2）可推出Y_deembed=Y_deembed1=Y_dut+Y_error

然而传统的开路短路去嵌化技术仍然不能将寄生参数完全的移除，因此测试结构的设计对于获得更精确的射频参数变的越来越重要。

因此，为了解决现有技术中的上述技术问题，有必要提出一种新的测试结构。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了解决现有技术中存在的问题，本发明的一方面提出了一种射频测试结构，包括：

第一信号测试焊盘，第一接地测试焊盘和第二接地测试焊盘，其中所述第一信号测试焊盘设置于所述第一接地焊盘和第二接地焊盘之间；

第一待测器件和第二待测器件，所述第一待测器件和所述第二待测器件结构设计完全相同，对称设置于所述第一接地测试焊盘、所述第一信号测试焊盘和所述第二接地测试焊盘之间，其中所述第一待测器件通过第一互连电连接至所述第一接地测试焊盘，通过第二互连电连接至所述第一信号测试焊盘；所述第二待测器件通过第四互连电连接至所述第二接地测试焊盘，通过第三互连电连接至所述第一信号测试焊盘。

进一步，还包括第二信号测试焊盘、第三接地测试焊盘和第四接地测试焊盘，其中所述第二信号测试焊盘设置于所述第三接地测试焊盘和所述第四接地测试焊盘之间。

进一步，所述第一待测器件和第二待测器件设置于所述第三接地测试焊盘、所述第二信号测试焊盘和所述第四接地测试焊盘之间，关于所述第一信号测试焊盘和所述第二信号测试焊盘的中心点连线轴对称，其中所述第一待测器件通过第五互连电连接至所述第三接地测试焊盘，通过第六互连电连接至所述第二信号测试焊盘；所述第二待测器件通过第八互连电连接至所述第四接地测试焊盘，通过第七互连电连接至所述第二信号测试焊盘。

本发明的另一个方面提出了一种射频测试方法，采用了上述的测试结构来执行射频测试。