[发明专利]一种存储器单元结构

说明书

技术领域

本发明涉及一种半导体器件结构，尤其涉及一种存储器单元结构。

背景技术

随着集成电路半导体器件逐渐达到物理缩放极限，而存储器单元结构和存储器设计都必须在速度、密度和功耗方面都不断提升性能，因此传统的晶体管不断受到挑战。

目前，在高速集成电路中使用的半导体器件主要为金属氧化物场效应管（MOSFET）及浮栅（FG）MOSFET等，而根据摩尔定律，随着特征尺寸越来越小，工艺节点会不断降低，当MOSFET的尺寸逐渐达到物理极限时，制备的器件结构就会无法满足性能需求。

图1是晶体管的技术路线图，该图中的横坐标表示年份，纵坐标表示MOSFET的技术节点；参见图1可知，随着技术节点越来越低（即技术节点从22nm逐渐降低至10nm以下），晶体管技术依次从High-K绝缘层/金属栅技术、多栅技术（FinFET），转向III-V族材料，进而发展到隧道场效应晶体管（TFET），尤其是当技术节点降至10nm以下时，MOSFET的尺寸也就相应的逐渐接近其物理极限，进而使得通过降低晶体技术节点的方式来提高其性能的工艺越来越难。

其中，上述的多栅技术中的多栅晶体管结构中管子的漏/源极和 栅极的横截面并不位于同一平面内，是一种立体型晶体管。例如传统的三门晶体管(Tri-gate)体硅技术，以及Finfet（SOI）技术均属于立体型晶体管结构一类。

图2是传统三门晶体管的结构示意图，该图2中位于虚线左边的图形为传统三门晶体管的立体图，位于虚线右边的图形为传统三门晶体管的剖视图；如图2所示，传统三门晶体管包括一衬底1、掺杂的源/漏区2、栅氧化层3、晶体管栅极4、绝缘材料6、隔离墙7和Fin沟道8，该传统三门晶体管的结构基于体硅技术，虽然避免了使用价格昂贵的SOI晶元，但是其在性能上有一定缺陷，如：Fin沟道8的高度难以控制、晶体管栅极4与衬底1之间仍存在电容、Fin沟道8中有流向衬底1的漏电流等，上述缺陷均会影响到器件的性能。

而传统的FinFET结构与传统三门结构大同小异，只是栅极数量由三个改为两个，并且是基于SOI结构，其FinFET结构的纵剖图如图3所示，其中用埋入式氧化层5（BOX）来实现沟道与衬底的隔离，这种结构能够有效解决上述问题，但是成本较大，此外，要制作出厚度极薄的高质量全耗尽型沟道十分困难，工艺也十分复杂。

当MOSFET的技术节点转向立体型晶体管结构之后，由于沟道区不再包含在体硅或SOI中，而是从这些结构中独立出来，因此可以采取蚀刻等方式制作出厚度极薄的高质量全耗尽型沟道，于是，传统平面型晶体管所面临的许多问题可迎刃而解。但是，从传统平面型与立体型晶体管的构造对比（即图2与图3的对比）可以看出，立体型晶体管所用的制造工艺与传统的平面型晶体管的制造工艺存在较大的 差别，前者的制造工艺复杂程度比后者高出许多，因此尽管有关的技术多年前便已经被提出，但要想在短时间内转向立体型晶体管技术难度是非常大的。

当沟道宽度降至10nm左右时，传统的晶体管材料已经无法满足要求，因而必须采用新的材料来制造沟道。在各种新沟道材料中，III-V族技术是一种很有潜力的沟道材料，其特点是采用位于元素周期表中III-V族元素组成的材料来替代现有MOSFET管的材料，因此人们便将这种运用III-V族元素作为MOSFET管材料的技术形象地称为“III-V族”技术，并将采用这种技术制作的场效应管称为“QWFET”。在运用上述技术的基础上，加上High-K栅极氧化物层，能大大减小QWFET的漏电现象，如图4所示，其中，含有III-V族元素材料制作的沟道9，（可为P型或者N型），III-V族元素覆硅层10，high-K栅绝缘层11。可见，当转向使用III-V族元素后，能极大的减小器件的工作电压和管子的能耗，并将管子的工作电压减小至0.5V。但是这种技术尚不成熟，对III-V族元素材料有待进一步研究。