[发明专利]衬底处理系统、半导体器件的制造方法及存储介质

说明书

技术领域

本发明涉及衬底处理系统、半导体器件的制造方法及存储介质。

背景技术

随着大规模集成电路（Large Scale Integrated Circuit：以下简称为LSI）的高集成化，电路图案的微细化在不断发展。

为了使大量半导体器件集成在狭小的面积上，必须缩小装置的尺寸来形成，由此，就必须缩小所要形成的图案的宽度和间隔。

根据近几年的微细化，对于微细结构的埋入，尤其对于在纵向上较深、或在横向上较窄的空隙结构（槽）内的氧化物的埋入，基于CVD法的埋入方法正逐渐达到技术极限。另外，由于晶体管的微细化，正在谋求形成一种薄且均匀的栅极绝缘膜和栅极。而且，为了提高半导体器件的生产性，正在谋求缩短每一片衬底的处理时间。

近几年的以LSI、DRAM（动态随机存取存储器、Dynamic Random Access Memory）和闪存（Flash Memory）为代表的半导体器件的最小加工尺寸变得比30nm的宽度更小，从而难以实现在保持品质状态下的微细化、生产量（throughput）的提高和处理温度的低温化。例如具有一种成膜方法，在形成栅绝缘膜和栅极时，使原料气体的供给和排出、反应气体的供给和排出、以及等离子体的生成依次重复进行。在该成膜方法中，例如，在进行等离子体生成时，需要在电力调整、压力调整、气体浓度调整等方面花费时间，在生产时间的缩减上很有限。

发明内容

本发明以提供一种能够使形成在衬底上的膜的特性提高，并能使生产量提高的衬底处理系统、半导体器件的制造方法及存储介质为目的。

根据一种方式，提供一种衬底处理系统，其具有：收纳衬底的多个处理室；向多个所述处理室依次供给处理气体的处理气体供给系统；向多个所述处理室依次供给被活化的反应气体的反应气体供给系统；设在所述处理气体供给系统中的缓冲容器；和控制部，以向多个所述处理室分别交替地供给所述处理气体和所述反应气体的方式，控制所述处理气体供给系统和所述反应气体供给系统，使得向多个所述处理室中的任意一个供给反应气体的时间，成为向多个所述处理室中的任意一个供给处理气体的时间与向所述缓冲容器供给处理气体的时间的合计时间。

根据另一方式，提供一种半导体器件的制造方法，其具有如下工序：以第一规定时间向多个处理室的各处理室依次供给处理气体的工序；以第二规定时间向设在与所述各处理室连接的气体供给管上的缓冲容器供给处理气体的工序；和以所述第一规定时间与所述第二规定时间的合计时间向多个所述处理室的各处理室依次供给被活化的反应气体的工序。

根据又一方式，提供一种存储介质，其存储有使计算机执行如下步骤的程序：以第一规定时间向多个处理室的各处理室依次供给处理气体的步骤；以第二规定时间向设在与所述各处理室连接的气体供给管上的缓冲容器供给处理气体的步骤；和以所述第一规定时间与所述第二规定时间的合计时间向多个所述处理室的各处理室依次供给被活化的反应气体的步骤。

发明效果

根据本发明的衬底处理系统、半导体器件的制造方法及存储介质，能够使形成在衬底上的膜的特性提高、并能使生产量提高。

附图说明

图1是实施方式的衬底处理装置的概略结构图。

图2是在实施方式中适用的衬底处理装置的控制器的概略结构图。

图3是表示实施方式的衬底处理工序的流程图。

图4中，（a）是表示实施方式的成膜工序的流程示例的图，（b）是表示实施方式的成膜工序的另一流程示例的图。

图5中，（a）是表示实施方式的成膜工序的循环示例的图，（b）是表示另一实施方式的成膜工序的循环示例的图，（c）是又一实施方式的成膜工序的循环示例的图。

图6是实施方式的衬底处理系统的概略结构图。

图7是实施方式的衬底处理系统的气体系统的概略结构图。

图8是表示实施方式的衬底处理系统的各处理室中的步骤示例的图。

图9是表示实施方式的衬底处理系统的各气体供给阀门的动作顺序示例的图。

图10是表示实施方式的衬底处理系统的各气体供给阀门的另一动作顺序示例的图。

图11是表示实施方式的设在衬底处理系统的各排气系统上的阀门的动作顺序示例的图。

图12是另一实施方式的衬底处理系统的气体系统的概略结构图。

附图标记说明

114 缓冲容器

124 远程等离子体单元（活化部）

200 晶片（衬底）

201 处理室