[发明专利]一种基于BIST的高速串行IO接口抖动容限测试方法和电路

权利要求书

1.一种基于BIST的高速串行IO接口抖动容限测试方法和电路，其特征在于：

包含三部分：设计BIST电路、为测试序列注入抖动、基于BIST实现抖动容限测试。其中BIST电路包含两个模块：

1)抖动注入模块，由Jitter Memory、相位内插器PI和PRBS(伪随机二进制序列)电路组成，其中Jitter Memory用于存储抖动数据，相位内插器PI和PRBS电路为测试序列注入抖动。

2)误码检测模块，由序列检测器(PRBS Checker)，XOR门和误码检测器(Error Counter)组成，检测测试序列的误码并计数。

2.如权利要求1中所述的方法，其特征在于：

抖动注入模块电路可以为测试序列注入不同种类的频率和大小可控的抖动。根据Spec规定或测试需求的抖动的种类、频率及抖动值绘出抖动波形，编写Matlab程序，采样抖动波形得到抖动的具体数据，并写入Jitter Memory中。相位内插器PI读取Jitter Memory中的抖动数据作为控制字，改变CDR(时钟数据恢复)电路中VCO(压控振荡器)产生的时钟信号的相位，PRBS电路以相位内插器PI的输出为时钟信号，输出包含抖动信息的测试序列。

3.如权利要求1中所述的方法，其特征在于：

基于本发明的测试流程，首先将抖动数据要写入到Jitter Memory中，然后设置测试信号启动测试模式，测试接收端的抖动容限。