[发明专利]一种多晶硅层器件辅助图形的绘制方法

说明书

技术领域

本发明涉及半导体制造技术领域，更具体地说，涉及一种多晶硅层器件辅助图形的绘制方法。

背景技术

随着集成电路特征尺寸的不断缩小，半导体器件（Device）的设计尺寸越来越来越精密，在芯片制造过程中由于栅极（Gate）线宽控制引入的微小误差会给半导体器件的性能带来不可忽略的影响。

在半导体制造工艺中对线宽控制影响最大的工艺包括光刻和刻蚀，光刻后线宽（After Development Inspection Critical Dimension，简称ADI CD）。除了光刻机本身的性能参数和工艺条件外，还可以借助光学临近修正（Optical Proximity Correction，简称OPC），例如，加入次分辨率辅助图形（Sub Resolution Assist Feature，简称SRAF）来提高线宽均匀性（Critical Dimension Uniformity，简称CDU），增大光刻工艺窗口（Process Window简称PW）。而刻蚀后线宽（After Etching Inspection Critical Dimension，简称AEI CD）不仅受到光刻后线宽和光阻轮廓的影响，还受到图形高低密度区域之间负载效应（loading effect）的影响。

低密度图形区域的光阻较少，可与更多的刻蚀剂反应，产生较高的刻蚀速率以及较多的刻蚀副产物，从而影响刻蚀工艺后硅片表面的均匀度，使得处于图形高密度区和低密度区的相同线宽设计的栅极AEI CD具有差异。对于一个器件来说，处在有源区两侧最边上的栅极和有源区中部的栅极，它们周围的图形密度是不同的，前者相对“孤立”，相当于处在图形低密度区，因此它们的AEI CD有可能出现分化。

目前，业界普遍采用在半导体器件两侧加入不形成器件的多晶硅器件辅助图形（Polysilicon Device Assist Feature简称PO-DAF）的方法来克服上述问题。

请参阅图1，图1为PO-DAF的位置示意图。PO-DAF的加入使有源区两侧最边上的栅极所处的区域图形密度与其他栅极保持一致，可以起到降低刻蚀工艺负载效应的影响，改善栅极漏-衬底电容CDU的作用，从而有利于最终产品器件性能与设计初衷相一致。

传统的PO-DAF主要是在集成电路版图设计阶段由设计人员使用设计工具手动添加的，属于多晶硅层POLY的一种图形。POLY以及其他所有层的设计版图一起传输到半导体制造公司，经过冗余图形添加、设计规则检查和逻辑运算等过程后做光刻掩膜板出版前的光学邻近校正OPC；但是，在这个阶段有可能会发现PO-DAF由于设计疏忽而漏加的情况，如果要求设计公司修改原始设计版图，就意味着时间和资源上的损失。

发明内容

本发明的主要目在于提供一种多晶硅层器件辅助图形的绘制方法，可以通过版图逻辑运算自动计算绘制多晶硅层器件辅助图形的方法，必能为产品按时生产挽回很多宝贵的时间。

为实现上述目的，本发明的技术方案如下：

一种多晶硅层器件辅助图形的绘制方法，所述方法具体包括如下步骤：

步骤S1：获取有源区层AA、多晶硅层PO、厚氧化层MOX和所有避让层（keep off layers）的完整设计版图；

步骤S2：通过版图逻辑运算选出所有与多晶硅层有交叠的有源区层，并筛选出所述交叠有源区层上不与多晶硅层接触的边，将所述边往外依次扩大第一尺寸和第二尺寸，所述第二尺寸的值大于第一尺寸的值，分别得到所述第一多边形和第二多边形；

步骤S3：去除第二多边形与第一多边形重合的部分以及多晶硅器件辅助图形禁入区域内的部分，获得第一多晶硅器件辅助图形；其中，所述第一尺寸的值决定了所述第一多晶硅器件辅助图形边界到所述有源区层之间的最小距离；所述第二尺寸与第一尺寸的差值为所述第一多晶硅器件辅助图形的最小宽度；所述第一尺寸的值和所述第二尺寸与第一尺寸的差值取决于技术节点和光刻工艺的能力。

优选地，还包括步骤S4：根据技术节点和光刻工艺的能力，再采用逻辑运算将所述第一多晶硅器件辅助图形进行修整后处理过程，形成第二多晶硅器件辅助图形。

优选地，所述后处理过程包括去除所述第一多晶硅器件辅助图形中所有宽度小于所述第二尺寸与第一尺寸差值的部分。

优选地，所述后处理过程包括将距离小于预定宽度阈值的两条及两条以上所述第一多晶硅器件辅助图形合并，其中，所述预定宽度阈值的值取决于技术节点和光刻工艺的能力。