[发明专利]一种阵列基板及其制作方法和显示装置

说明书

技术领域

本发明属于显示技术领域，具体涉及一种阵列基板及其制作方法和显示装置。

背景技术

在显示技术领域，薄膜晶体管一般用作开关元件，以控制像素单元的工作。薄膜晶体管按照其有源层硅薄膜性质通常可分为非晶硅（a-Si）与多晶硅（poly-Si）两种。非晶硅薄膜晶体管存在开态电流低、电子迁移率低、稳定性差等不足，而多晶硅薄膜晶体管具有更高的电子迁移率、较少的漏电流等优异性能。因此利用多晶硅薄膜晶体管制作的显示器会有较高的分辨率以及较快的反应速度。其中，低温多晶硅(Low Temperature Poly-Silicon，LTPS)薄膜晶体管具有集成周边电路的能力，无论是在载流子迁移率、阈值电压，还是阈值摆幅等方面都比传统非晶硅薄膜晶体管优越。

如图1至图3所示，现有的LTPS薄膜晶体管阵列基板的衬底14上依次包括：遮挡层1（SM，shield metal）、缓冲层2（bufferlayer）、有源层3（active layer）、栅绝缘层4（GI，gate insulator）、栅线5（gate）、层间绝缘层6（ILD，inter layer dielectric）、数据线7（S/D）、像素电极9（PITO）、钝化层10（PVX）、公共电极11（CITO），所述阵列基板还包括平坦层（附图未示出），设于数据线7和公共电极11之间。其中，数据线7通过第一过孔12与有源层3连接，像素电极9通过第二过孔13与有源层3连接。栅线5与有源层3在衬底14的投影方向上有两处重叠区域，从而在有源层3导通时形成两个沟道区。制作上述阵列基板时，在形成遮挡层、贯穿缓冲层的第一过孔、有源层、栅极、贯穿栅绝缘层和层间绝缘层的第二过孔、数据线、平坦层过孔、像素电极、钝化层过孔以及公共电极的图形过程中，通常需要进行10次构图工艺。

发明人发现现有技术中至少存在如下问题：对于现有的LTPS薄膜晶体管阵列基板，其制作工艺比较复杂，生产成本较高，并且数据线层与像素电极层之间的距离较近，像素电极的边缘部和数据线相重合，二者构成的耦合电容较大，从而导致数据线信号传输延迟，影响像素电极周边液晶分子分布，进而导致显示器的画面品质出现垂向块状云纹等显示不良。

发明内容

本发明所要解决的技术问题包括，针对现有的阵列基板的数据线层与像素电极层之间的耦合电容较大从而导致显示不良的问题，提供一种阵列基板及其制作方法和显示装置，其能够减小阵列基板的数据线与像素电极之间的耦合电容，从而改善上述显示不良。

解决本发明技术问题所采用的技术方案是一种阵列基板的制作方法，其包括如下步骤：

S1、在衬底上形成数据线金属层，通过构图工艺形成包括数据线的图形；

S2、在形成有数据线的衬底上形成半导体层，通过构图工艺形成包括有源层的图形，其中，所述数据线与所述有源层连接。

本发明的阵列基板的制作方法中先在衬底上形成数据线层，数据线层与像素电极之间的距离变大，从而数据线与像素电极之间耦合电容减小，改善了由于二者之间耦合电容较大导致的显示不良的问题，进而提高了显示品质。

优选的是，所述步骤S2具体包括：

在形成有数据线的衬底上，采用分子束淀积法或低压化学气相沉积法沉积多晶硅层；

或使用低压化学气相沉积法或等离子体增强化学气相沉积法沉积非晶硅层，然后使用激光激化形成多晶硅层；

对所述多晶硅层进行构图工艺形成包括有源层的图形；

对所述有源层通过掺杂工艺形成沟道区、源极区和漏极区，其中，所述源极区和漏极区分别位于所述沟道区的两侧，所述数据线与所述源极区连接。

进一步优选的是，所述S1步骤中，在衬底上通过构图工艺同时形成包括数据线和用于遮挡所述沟道区的遮挡层的图形。

进一步优选的是，在所述S2步骤之前还包括：在形成有数据线的衬底上形成缓冲层，通过构图工艺在所述缓冲层中形成连接所述数据线和所述有源层中待形成的源极区的过孔。

进一步优选的是，在所述S2步骤之后还包括：

S3、在形成所述有源层的衬底上形成栅绝缘层和导电金属层，通过构图工艺形成包括栅线的图形，其中，所述栅线与所述有源层在所述衬底的投影方向上的重叠区域对应所述沟道区。

再进一步优选的是，在所述S3步骤之后还包括：

S4、在形成有所述栅线的衬底上形成层间绝缘层和平坦层，通过构图工艺形成贯穿所述栅绝缘层、层间绝缘层和平坦层的过孔以用于连接所述漏极区与第一透明电极；