[发明专利]局部高密度基底布线

说明书

于此总体描述了对于局部高密度基底布线的系统和方法的实施例。在一个或多个实施例中，设备包含介质、第一和第二电路元件、互连元件、以及介电层。所述介质中能够包含低密度布线。所述互连元件能够被嵌入于所述介质中，并且所述互连元件中能够包含多个导电部件，所述导电部件能够电耦合至所述第一电路元件和所述第二电路元件。所述互连元件中能够包含高密度布线。所述介电层能够在所述互连管芯之上，所述介电层包含穿过所述介电层的所述第一和第二电路元件。

技术领域

此公开总体上涉及电子芯片架构。

背景技术

诸如电子装置的半导体装置能够包含基底布线（routing），该基底布线比被附着至基底的芯片中的一些布线具有更低的密度。该装置能够包含复杂的布线方案，尤其在其中附着的芯片包含比基底中的布线更高密度的布线的区域中能够包含复杂的布线方案。

附图说明

图1示出了与一个或多个实施例一致的包含局部高密度基底布线的设备的范例；

图2示出了与一个或多个实施例一致的高密度互连元件的范例；

图3示出了与一个或多个实施例一致的包含局部高密度基底布线的另一个设备的范例；

图4示出了与一个或多个实施例一致的制造具有局部高密度基底布线的设备的技术的范例；

图5示出了与一个或多个实施例一致的电子装置的范例。

具体实施方式

下面的描述和图样充分地示例了具体实施例，以使得本领域技术人员能够对其进行实施。其它的实施例能够并入结构的、逻辑的、电气的、工艺、或其它变化。能够将一些实施例中的部分和特征包含于其它实施例的部分和特征中或替代其它实施例的部分和特征。权利要求中阐述的实施例涵盖那些权利要求的所有可得到的等效物。

于此总体描述了对于局部高密度基底布线的系统和方法的实施例。在一个或多个实施例中，设备包含介质、第一和第二电路元件、一个或多个互连元件、以及介电层。介质中能够包含低密度布线。互连元件能够被嵌入于介质中，并且互连元件中能够包含多个导电部件，导电部件中的一个导电部件能够电耦合至第一电路元件和第二电路元件。互连元件中能够包含高密度布线。介电层能够在互连元件之上，介电层能够包含穿过该介电层的第一和第二电路元件。

基底解决方案（substrate solution）能够用于提供芯片至芯片的互连。封装基底中的I/O（输入/输出）密度能够由基底的最小迹线和空间尺寸来确定。最小迹线和空间尺寸能够受到平版印刷的分辨率和基底制备工艺中使用的镀覆工艺的限制。此限制能够是实现分辨率的经济成本的函数。多芯片基底中的布线密度能够比芯片级布线工艺中的布线密度稀疏（less dense）大约一百（100）倍。与使用较低的布线密度相关联的问题能够包含基底的专用于I/O的较大的区域以及降低的系统和功率性能。