[发明专利]选择性外延生长工艺的前处理方法及半导体器件制造方法

说明书

技术领域

本发明涉及半导体制备技术领域，特别涉及一种选择性外延生长工艺的前处理方法及半导体器件制造方法。

背景技术

微电子技术的发展一直沿着两个方向在进行，一是不断扩大晶圆尺寸，以提高芯片产量和降低芯片成本；二是不断缩小芯片特征尺寸，以满足芯片微型化、高密度化、高速化、高可靠化和系统集成化的要求。随着特征尺寸越来越小，电路的速度越来越快，器件内部PN结之间以及器件与器件之间通过半导体衬底的相互作用（如形成寄生MOS管等）越来越严重。因此，随着MOSFET器件的特征尺寸缩小到纳米尺度后，等比例缩小技术面临着越来越严峻的挑战：漏电、阈值电压增大、功耗密度增大、迁移率退化等现象严重。以往通过减小沟道长度、减小栅介质层厚度等方法来解决上述问题，但随着栅介质层厚度逐渐减小到其物理极限后，提高电子迁移率则逐渐成为了主流趋势。这是因为MOS器件的开关速度与载流子迁移速率有关，通过提高沟道内载流子的迁移率，可弥补沟道高掺杂引起的库仑相互作用，改善栅介质层变薄导致的有效电场强度提高和界面散射增强等问题带来的迁移率退化。其中，得到广泛应用的是应变硅（strained silicon）技术。所谓应变硅简单来说就是指一层仅有几纳米厚度的超薄应变层，利用应变硅代替原来的高纯硅制造晶体管内部的通道，如此一来，可以让晶体管内的原子距离拉长，从而实现单位长度上原子数目减少的目的。当电子通过这些区域时所遇到的阻力就会减少，从而提高了晶体管性能。

在应变硅技术中，对于PMOS晶体管，填充的源区和漏区可以是硅锗(SiGe)，其晶格常数（lattice constant）大于半导体衬底单晶硅的晶格常数，产生压应力，能够提高载流子迁移率；对于NMOS晶体管，填充的源区和漏区可以是碳化硅SiC，其晶格常数小于半导体衬底单晶硅的晶格常数，产生张应力，能够提高载流子迁移率。

图1是现有技术中利用应变硅技术形成的MOS晶体管的剖面结构示意图。MOS晶体管制作步骤包括：首先，提供一半导体衬底100，所述半导体衬底100中形成浅沟槽隔离110；然后，在上述半导体衬底上形成栅极结构120；接着，对所述栅极结构120两侧的半导体衬底进行刻蚀形成开口；之后，用氢氟酸溶液去除半导体衬底表面的自然氧化层；再之后，进入外延沉积设备中，通过选择性外延生长方法在所述开口中填充材料形成源区130和漏区140。所述半导体衬底100的材料一般为单晶硅。所述栅极结构120包括位于所述半导体衬底100上的栅介质层121，位于所述栅介质层121之上的栅电极122，以及包围所述栅介质层121和栅电极122侧壁的侧墙123。

在实际生产中发现，由于在选择性外延生长薄膜之前必须进行半导体衬底自然氧化层的去除，使用的氢氟酸溶液腐蚀性比较强，容易使半导体衬底表面被腐蚀，导致半导体衬底表面不够均匀、平整，使得在选择性外延生长薄膜时出现缺陷150（如图1所示），如凸起、凹坑、位错等。这种择性外外延生长薄膜的缺陷的存在导致晶体管结构漏电、阈值电压增大、功耗密度增大、迁移率退化等问题。

因此，需要找寻一种选择性外延生长工艺的前处理方法，使得半导体衬底在被处理完之后表面更加平整并对外延生长薄膜具有高的选择性，从而得到缺陷较少或无缺陷高选择性的外延生长薄膜。

发明内容

本发明的目的在于提供一种选择性外延生长工艺的前处理方法及半导体器件制造方法，提高半导体衬底表面的平整性、选择性，从而得到缺陷较少或无缺陷且选择性较高的外延生长薄膜。

为解决上述技术问题，本发明提供一种选择性外延生长工艺的前处理方法，该方法引入含卤素的气体对半导体衬底表面进行处理。

可选的，在所述的选择性外延生长工艺的前处理方法中，所述半导体衬底为硅衬底。

可选的，所述采用含卤素的气体对半导体衬底表面进行处理过程中，去除半导体衬底表面的表层。

可选的，在所述的选择性外延生长工艺的前处理方法中，所述含卤素的气体是指氯化氢气体、氯气、氟化氢气体中之一与氢气的混合气体。

可选的，在所述的选择性外延生长工艺的前处理方法中，所述含卤素的气体是指氯化氢气体、氯气或氟化氢气体。

可选的，在所述的选择性外延生长工艺的前处理方法中，还包括：在750～830度温度下，采用氢气烘烤所述半导体衬底。

根据本发明的另一方面，还提供了一种半导体器件制造方法，包括：

提供一半导体衬底；

在所述半导体衬底中形成浅沟槽隔离；

在所述半导体衬底上形成栅极结构；