[发明专利]监控栅极漏电的测试结构和测试方法

说明书

技术领域

本发明涉及半导体制造领域，尤其涉及一种监控栅极漏电的测试结构和测试方法。

背景技术

栅极漏电是在半导体集成电路设计制造过程中经常遇到的问题，大多数时候是由于工艺参数控制不佳而造成的问题，比如形成的栅氧化层的质量问题、金属硅化物工艺问题、前段工艺的外来颗粒等等。目前已经有一些测试结构比如GOI测试结构等用于常规的栅极漏电的监控。

对于目前的很多版图设计，栅极和形成在栅极之间的有源区（AA，ActiveArea）上的自对准层（Silicide）的宽度不是固定的，如果有通孔连线（CT），则两者之间的宽度会比较大，但如果没有通孔连线（CT），则两者之间的宽度会非常小。因此，在没有通孔连线时，由于栅极和自对准层之间的间距宽度十分狭窄，在对栅极进行光刻和刻蚀时，会导致栅极在狭窄的间距宽度中存在残留，残留的栅极甚至会与自对准层发生短路，从而导致栅极的漏电流增大，进而使形成的器件在后续的可靠性测试时造成漏电失效，降低了器件的良率。

目前并没有一种测试结构能够很好地监控以上描述的工艺缺陷，从而造成该类缺陷往往要到很晚的步骤如CP、FT等才能被发现，这样等发现时由于大量的产品已经被生产出来，就会造成很大的损失。

发明内容

本发明的目的在于提供一种监控栅极漏电的测试结构和测试方法，能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地发现栅极工艺是否存在问题。

为了实现上述目的，本发明提出了一种监控栅极漏电的测试结构，用于监测栅极漏电现象，所述结构包括：梳状结构的栅极和梳状结构的自对准层，所述栅极和自对准层交错排列，且两者之间相互隔离。

进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括通孔连线，所述通孔连线分别形成于所述栅极和自对准层上。

进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括第一金属连线和第二金属连线，所述第一金属连线通过所述通孔连线与所述栅极相连，所述第二金属连线通过所述通孔连线与所述自对准层相连。

进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括第一测试盘和第二测试盘，所述第一测试盘与所述第一金属连线相连，所述第二测试盘与所述第二金属连线相连。

进一步的，在所述的监控栅极漏电的测试结构中，所述结构还包括介质层，所述介质层形成于所述栅极和自对准层之间。

进一步的，在所述的监控栅极漏电的测试结构中，所述栅极和自对准层之间保持的间距符合工艺规则下最小间距的要求。

进一步的，本发明还提出了一种监控栅极漏电的测试方法，采用如上文所述的任意一种测试结构，所述测试方法包括：

在所述栅极和自对准层之间逐渐增加电压，测试所述栅极和自对准层之间的电流值；

根据所述电流值判断所述栅极和自对准层之间是否存在漏电现象。

进一步的，本发明还提出了一种监控栅极漏电的测试方法，采用如上文所述的任意一种测试结构，所述测试方法包括：

在所述栅极和自对准层之间施加恒定电压，测试所述栅极和自对准层之间电流随时间的变化；

根据电流随时间判断的情况判断所述栅极和自对准层之间是否存在漏电现象。

与现有技术相比，本发明的有益效果主要体现在：形成梳状结构的栅极和梳状结构的自对准层，两者交错排列并相互隔离，在进行测试时，只需测试栅极和自对准层之间是否存在漏电流即可判断出栅极工艺是否存在问题，从而能够在形成栅极之后测试出栅极漏电情况，从而在早期快速地监控到具有较窄的栅极间距的区域的相关工艺异常的情况，或者可以发现相应的可靠性缺陷，极大地提高了产品的质量和可靠性，降低了成本。

附图说明

图1为本发明一实施例中监控栅极漏电的测试结构的结构示意图；

图2为本发明一实施例中监控栅极漏电的测试结构中栅极工艺存在缺陷的结构示意图。

具体实施方式

下面将结合示意图对本发明的监控栅极漏电的测试结构和测试方法进行更详细的描述，其中表示了本发明的优选实施例，应该理解本领域技术人员可以修改在此描述的本发明，而仍然实现本发明的有利效果。因此，下列描述应当被理解为对于本领域技术人员的广泛知道，而并不作为对本发明的限制。