[发明专利]层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置

说明书

相关申请的相互参照

本申请要求基于2013年3月21日申请的日本专利申请第2013-057829号和2013年12月19日申请的日本专利申请第2013-262167号的优先权，将该日本申请的内容整体作为参照文献并入到说明书中。

技术领域

本发明涉及层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置。

背景技术

近年来，寻求半导体装置的高集成化而提出了一种层叠型半导体元件，其在半导体基板上形成有层间绝缘膜和牺牲膜交替配置的层叠膜，例如氮化硅膜/氧化硅膜(SiN/SiO₂)的层叠膜。

发明内容

发明要解决的问题

然而，在层叠型半导体元件的制造工序中，在交替配置层间绝缘膜与牺牲膜之后有只选择性地蚀刻牺牲膜的工序。因此，对于构成层间绝缘膜的氧化硅膜要求提高例如耐稀氢氟酸(DHF)性的耐蚀刻性。

作为提高氧化硅膜的耐DHF性的方法，有例如，使用三乙氧基硅烷(Triethoxysilane)形成氧化硅膜(SiO₂膜)的方法。通过使用三乙氧基硅烷形成氧化硅膜，与例如使用二氯硅烷(DCS)形成HTO(High Temperature Oxide，高温氧化物)膜的情况相比较，能够使其耐DHF性提高近2倍。

但是，关于由三乙氧基硅烷形成的氧化硅膜，该膜中的碳浓度高，耐泄漏性变差。所述情况下，如果进行降低氧化硅膜中的碳浓度的处理，则氧化硅膜的耐DHF性变差。这样的情况下，制造具有良好特性的层叠型半导体元件是困难的。

本发明提供具有良好特性的层叠型半导体元件的制造方法、层叠型半导体元件及其制造装置。

用于解决问题的方案

为了达到上述目的，本发明的第一观点所述的层叠型半导体元件的制造方法具备下述步骤：

层叠膜形成步骤，其具有下述工序：氧化硅膜形成工序，使用三乙氧基硅烷、八甲基环四硅氧烷、六甲基二硅氮烷和二乙基硅烷中的任一种在半导体基板上形成氧化硅膜；和氮化硅膜形成工序，在通过前述氧化硅膜形成工序形成的氧化硅膜上形成氮化硅膜，重复多次前述氧化硅膜形成工序和前述氮化硅膜形成工序，在前述半导体基板上形成交替配置多个前述氧化硅膜与多个前述氮化硅膜的层叠膜；

氮化硅膜蚀刻步骤，将构成前述层叠膜的前述氮化硅膜进行蚀刻；

降低碳浓度的步骤，将前述氮化硅膜蚀刻步骤中没有被蚀刻的前述氧化硅膜中的碳去除而降低碳浓度；以及

电极形成步骤，在前述氮化硅膜蚀刻步骤中被蚀刻的区域形成电极。

本发明的第二观点所述的层叠型半导体元件通过本发明的第一观点所述的层叠型半导体元件的制造方法制造。

本发明的第三观点所述的层叠型半导体元件的制造装置具备：

处理气体供给单元，向容纳有多枚半导体基板的反应室内供给三乙氧基硅烷、八甲基环四硅氧烷、六甲基二硅氮烷和二乙基硅烷中的任一种作为处理气体；

氮化硅膜形成用气体供给单元，向前述反应室内供给氮化硅膜形成用气体；

处理气体供给单元，向前述反应室内供给降低氧化硅膜中的碳浓度的处理气体；以及

控制单元，控制装置的各部分，

前述控制单元实施下述步骤：

形成层叠膜的步骤，重复多次下述工序从而在前述半导体基板上形成交替配置多个前述氧化硅膜和多个前述氮化硅膜的层叠膜：通过控制前述处理气体供给单元，向前述反应室内供给前述处理气体，在前述半导体基板上形成氧化硅膜的工序；以及，通过控制前述氮化硅膜形成用气体供给单元，向前述反应室内供给氮化硅膜形成用气体，在前述氧化硅膜上形成氮化硅膜的工序；

降低碳浓度的步骤，在层叠型半导体元件的形状处理之后，控制前述处理气体供给单元，降低前述氧化硅膜中的碳浓度。

附图说明

附图作为本说明书的一部分而并入，表示本发明的实施方式，与上述通常的说明和后述的实施方式的详细内容一起，对本发明的概念进行说明。

图1为用于说明本发明的实施方式的层叠型半导体元件的制造方法中的氧化硅膜的形成方法的图。

图2为用于说明本发明的实施方式的层叠型半导体元件的制造方法中的氮化硅膜的形成方法的图。

图3为用于说明本发明的实施方式的层叠型半导体元件的制造方法中的层叠膜的形成方法的图。