[发明专利]半导体器件及其制作方法

说明书

技术领域

本申请涉及半导体集成电路制作技术领域，具体而言，涉及一种半导体器件及其制作方法。

背景技术

随着半导体集成电路中的集成度越来越高，半导体器件中栅极之间的距离越来越小，导致半导体器件的短沟道效应越来越明显，进而导致半导体器件的性能下降。比如，在埋入式闪存的制作过程中，栅极（包括浮栅和形成于浮栅之上的控制栅）之间的距离很小，导致浮栅之间的耦合比例下降，进而降低闪存的读写速率。

如图1至图3所示，其中示出了在一种半导体器件的制作中形成栅极和栅极之间的沟槽隔离结构的方法步骤，其包括：首先，在衬底10′中形成浅沟槽21′和位于浅沟槽21′中的隔离物质层22′，其中衬底10′上还形成有氧化物层30′，进而形成如图1所示的基体结构；然后，在相邻的隔离物质层22′之间的衬底10′表面上形成栅极预备层40′′，进而形成如图2所示的基体结构；最后，平坦化栅极预备层40′′以形成栅极40′，并去除部分隔离物质层22′，形成沟槽隔离结构20′，进而形成如图3所示的基体结构。

在上述半导体器件的制作过程中，所形成栅极的宽度大于或等于沟槽隔离结构之间衬底的宽度，相邻栅极之间的距离小于或等于沟槽隔离结构的宽度。目前，技术人员尝试通过增加沟槽隔离结构的宽度增加栅极之间的距离。然而，沟槽隔离结构的宽度的增加会降低半导体器件的集成度，进而限制半导体集成电路的进一步发展。

发明内容

本申请旨在提供一种半导体器件及其制作方法，以增加半导体器件中栅极之间距离，提高半导体器件的性能。

为了实现上述目的，根据本申请的一个方面，提供了一种半导体器件，该半导体器件包括：衬底；沟槽隔离结构，形成于衬底中；栅极，形成于相邻沟槽隔离结构之间的衬底的表面上；第一介质层，形成于栅极的侧壁上，且至少部分设置在相邻沟槽隔离结构之间的衬底表面上，以使得栅极的宽度小于相邻沟槽隔离结构之间的衬底表面的宽度。

进一步地，在本申请上述的半导体器件中，第一介质层的材料选自SiN、SiON和SiCN中的一种或多种。

进一步地，在本申请上述的半导体器件中，在栅极和衬底之间设置第二介质层，第二介质层与位于栅极两侧的两个第一介质层相连形成凹槽结构，所述栅极形成在所述凹槽结构中。

进一步地，在本申请上述的半导体器件中，在第二介质层和衬底之间设置第三介质层，优选第三介质层为氧化物层。

进一步地，在本申请上述的半导体器件中，半导体器件进一步包括：形成于栅极、沟槽隔离结构和第一介质层的裸露表面上的第四介质层，优选第四介质层优选为ONO层。

根据本申请的另一方面，提供了一种半导体器件的制作方法，该制作方法包括以下步骤：提供衬底；在衬底中形成浅沟槽和位于浅沟槽中的隔离物质层，隔离物质层的上表面高于衬底的上表面；在高于衬底上表面的隔离物质层侧壁上形成第一介质层，并在相邻的第一介质层之间的衬底表面上形成栅极；去除部分隔离物质层，形成沟槽隔离结构。

进一步地，在本申请上述的半导体器件的制作方法中，形成第一介质层的步骤包括：在隔离物质层的侧壁和上表面上形成介质预备层；以及去除位于隔离物质层上表面上的介质预备层，形成第一介质层。

进一步地，在本申请上述的半导体器件的制作方法中，在形成第一介质层的步骤中，同时在相邻隔离物质层之间的衬底上形成第二介质层，相邻隔离物质层之间两个第一介质层与第二介质层形成凹槽结构，栅极形成在凹槽结构中。

进一步地，在本申请上述的半导体器件的制作方法中，形成第一介质层和第二介质层的步骤包括：在隔离物质层的侧壁和上表面上，以及相邻隔离物质层之间的衬底表面上形成连续设置的介质预备层；以及去除位于隔离物质层上表面上的介质预备层，形成第一介质层和第二介质层。

进一步地，在本申请上述的半导体器件的制作方法中，形成第一介质层，第二介质层和栅极的步骤包括：在隔离物质层的侧壁和上表面上，以及相邻隔离物质层之间的衬底表面上形成连续设置的介质预备层；在相邻隔离物质层之间的介质预备层中形成栅极预备层；平坦化处理，去除位于隔离物质层上表面上的介质预备层，和高于隔离物质层上表面的栅极预备层，形成第一介质层，第二介质层和栅极。

进一步地，在本申请上述的半导体器件的制作方法中，介质预备层选自SiN、SiON和SiCN中的任一种或多种。

进一步地，在本申请上述的半导体器件的制作方法中，在形成介质预备层之后，对相邻隔离物质层之间的衬底进行离子注入。