[发明专利]存储器时序参数的测量装置、方法及存储器芯片

说明书

技术领域

本发明涉及集成电路领域，尤其涉及一种存储器时序参数的测量装置、方法及存储器芯片。

背景技术

随着集成电路技术的不断发展，越来越多的高性能处理器芯片及复杂的片上系统芯片（System on Chip，简称SOC）被应用在集成电路中。这些高性能处理器芯片及SOC中，大多集成了例如随机存取存储器（Random Access Memory，简称RAM）、4端口的寄存器堆，基于内容寻址的存储器（Content Access Memory，简称CAM）等。这些存储器在制作完成之后必须经过严格的测试来保证各项性能参数均满足要求。

对存储器的测试包括功能测试和性能测试。对存储器的功能测试主要是对存储器的基本功能进行测试，例如，读操作、写操作、搜索操作等。存储器基本功能的测试，常用的方法是通过存储器的内建自测试(Memory Built-in Self Test，简称MBIST)方法，该方法是在设计制作时将BIST电路置入该存储器所在芯片对存储器的读写操作进行测试。存储器的性能测试除了对读写操作的频率进行测试外，还需要对一些时序参数进行度量，比如建立时间（setup time）参数，维持时间（hold time）参数和存取时间（access time）参数等。建立时间T_setup是在时钟到来之前数据输入需达到稳定的时间；维持时间T_hold是在时钟到来之后数据输入必须仍然有效的时间；存取时间T_access是从时钟到来至存储器输出有效数据的时间。现有技术中，通过运行BIST电路来判断时序是否满足要求，只能测量出存储器整体的时序参数，而无法测量出每个输入或输出端口的时序参数。

现有技术中，无法测量出存储器的每个输入或输出端口的时序参数，其时序参数的精度较低。

发明内容

本发明提供一种存储器时序参数的测量装置、方法及存储器芯片，以解决现有技术时序参数测量精度低的问题。

本发明提供一种存储器时序参数的测量装置，包括：扫描链和时钟控制模块；其中，所述扫描链包括设置在存储器所在芯片上的至少一组扫描触发组，每组扫描触发组分别对应于所述存储器的一个待测端口，所述扫描触发组包括至少一个扫描触发器；至少一个所述扫描触发器串联以构成所述扫描触发组，至少一个所述扫描触发组串联以构成所述扫描链；所述扫描链，用于为所述存储器提供测试信号；所述测试信号，包括写配置信息和读配置信息，用于指示所述存储器根据所述写配置信息执行写操作，根据所述读配置信息执行读操作；

所述时钟控制模块，分别与所述扫描链和所述存储器连接，用于为所述扫描链提供第一时钟信号，为所述存储器提供第二时钟信号，并在所述存储器执行写操作或读操作时通过调整所述第一时钟信号的捕获期与所述第二时钟信号的捕获期之间的延迟来更新所述第二时钟信号，直到所述存储器的执行时序由满足到不满足，根据调整的延迟确定所述待测端口的时序参数。

本发明还提供一种存储器芯片，包括如上所述的存储器时序参数的测量装置。

本发明还提供一种存储器时序参数的测量方法，所述存储器所在芯片上设置有至少一组扫描触发组，每组扫描触发组分别对应于所述存储器的一个待测端口，所述扫描触发组包括至少一个扫描触发器；至少一个所述扫描触发器串联以构成所述扫描触发组，至少一个所述扫描触发组串联以构成所述扫描链；所述方法包括：

为所述扫描链提供第一时钟信号，控制所述扫描链在所述第一时钟信号的移位期将测试信号串行移位至所述扫描链中的扫描触发器中，所述测试信号，包括写配置信息和读配置信息；

为所述存储器提供第二时钟信号，控制所述存储器在所述第二时钟信号的捕获期捕获所述测试信号，根据所述写配置信息执行写操作，根据所述读配置信息执行读操作；

在所述存储器执行写操作或读操作时通过调整所述第一时钟信号的捕获期与所述第二时钟信号的捕获期之间的延迟来更新所述第二时钟信号，直到所述存储器的执行时序由满足到不满足；

根据调整的延迟确定待测端口的时序参数。

本发明还提供一种存储器时序参数的测量装置，所述存储器所在芯片上设置有至少一组扫描触发组，每组扫描触发组分别对应于所述存储器的一个待测端口，所述扫描触发组包括至少一个扫描触发器；至少一个所述扫描触发器串联以构成所述扫描触发组，至少一个所述扫描触发组串联以构成所述扫描链；所述测量装置，包括：