[发明专利]过电压保护电路

权利要求书

1.一种过电压保护电路，包括：

多个第一晶体管，串联连接在焊垫和地之间；

多个第二晶体管，串联连接在焊垫和供给电压之间；

第一电阻元件，串联连接在第一晶体管之一的漏极和地之间；

第二电阻元件，串联连接在第二晶体管之一的漏极和所述供给电压之间；以及

控制电路，对于所述多个第一晶体管中的每一个以及所述多个第二晶体管中的每一个施加相应的偏置电压，

其中所述偏置电压被配置为：当焊垫的焊垫电压处于标称电压范围内时，断开所述多个第一晶体管并且断开所述多个第二晶体管；当焊垫电压增加到高于标称电压范围时，顺序地接通所述多个第一晶体管；并且当焊垫电压减小到低于标称电压范围时，顺序地接通所述多个第二晶体管。

2.如权利要求1所述的电路，其中所述焊垫连接到收发器电路的差分信号线。

3.如权利要求2所述的电路，其中：

所述收发器电路是通用串行总线(USB)2.0电路；以及

标称电压范围是0V至3.3V。

4.如权利要求3所述的电路，其中所述多个第一晶体管中的每一个和所述多个第二晶体管中的每一个具有1.8V的标称电压。

5.如权利要求1所述的电路，其中：

所述多个第一晶体管包括第一PFET和第二PFET；

所述多个第二晶体管包括第一NFET和第二NFET。

6.如权利要求5所述的电路，还包括：

第三PFET，其中第三PFET的源极连接到第一PFET的栅极并且焊垫电压被施加于第三PFET的栅极；和

第三NFET，其中第三NFET的源极连接到第一NFET的栅极并且焊垫电压被施加于第三NFET的栅极。

7.如权利要求6所述的电路，其中：

第三PFET的漏极连接到第二PFET的栅极；以及

第三NFET的漏极连接到第二NFET的栅极。

8.如权利要求5所述的电路，其中：

施加于第二PFET的偏置电压小于施加于第一PFET的偏置电压；以及

施加于第二NFET的偏置电压小于施加于第一NFET的偏置电压。

9.一种过电压保护电路，包括：

多个第一晶体管，串联连接在焊垫和地之间，所述多个第一晶体管包括第一PFET和第二PFET；

多个第二晶体管，串联连接在焊垫和供给电压之间，所述多个第二晶体管包括第一NFET和第二NFET；

第三PFET，其中第三PFET的源极连接到第一PFET的栅极并且焊垫电压被施加于第三PFET的栅极；

第三NFET，其中第三NFET的源极连接到第一NFET的栅极并且焊垫电压被施加于第三NFET的栅极；

控制电路，对于所述多个第一晶体管中的每一个以及所述多个第二晶体管中的每一个施加相应的偏置电压，

其中所述偏置电压被配置为：当焊垫的焊垫电压处于标称电压范围内时，断开所述多个第一晶体管并且断开所述多个第二晶体管；当焊垫电压增加到高于标称电压范围时，顺序地接通所述多个第一晶体管；并且当焊垫电压减小到低于标称电压范围时，顺序地接通所述多个第二晶体管；

其中，第三PFET的漏极连接到第一PFET的漏极和第二PFET的源极，并且第三NFET的漏极连接到第一NFET的漏极和第二NFET的源极。

10.一种过电压保护电路，包括：

下拉电路，包括串联连接在通用串行总线(USB)电路的焊垫和地之间的第一PFET和第二PFET；

上拉电路，包括串联连接在所述焊垫和供给电压之间的第一NFET和第二NFET；

第一电阻元件，串联连接在第二PFET的漏极和地之间；

第二电阻元件，串联连接在第二NFET的漏极和所述供给电压之间；和

控制电路，该控制电路：在所述焊垫上的过电压状况期间顺序地接通第一PFET和第二PFET；并且在所述焊垫上的欠电压状况期间顺序地接通第一NFET和第二NFET，

其中焊垫电压具有标称最小值和标称最大值；以及

第一PFET、第二PFET、第一NFET和第二NFET中的每一个具有小于焊垫电压标称最大值的标称电压。