[发明专利]具漏电流消除的OTPROM数组用于增强的电熔线感测

说明书

技术领域

本揭示内容是有关于记忆格数组(memory cell array)。更特别的是，本揭示内容是有关于表现出漏电流减少的单次可程序化记忆格数组。

背景技术

单次可程序化只读存储器(OTPROM)为内存制成后可程序化的非易失性内存结构。即使没有电力提供给OTPROM，OTPROM仍保留经程序化的内存状态。OTPROM记忆格数组通常包含在每个待储存的资料位有一个位格。OTPROM数组中的每行(row)位格可耦合至被称为字符线的讯号线。OTPROM数组中的每列(column)位格可耦合至被称为位线的讯号线。

在典型的OTPROM位格中，可使用熔线或反熔线(antifuse)来永久性设定位格的数值。烧断熔线会造成熔线的电阻增加或造成电路在熔线开合(open)，而程序化反熔线会造成熔线的电阻降低或造成电路在熔线闭合(close)。从OTPROM位格感测到或读取到的逻辑状态可基于位格的熔线是否已烧断。例如，具有未烧断熔线的每个OTPROM位格可表示特定的二元值(例如，逻辑状态低，逻辑状态高)，而具有烧断熔线的每个OTPROM位格可表示相反的二元值。因此，通过烧断数值与默认二元值不同的OTPROM位格的熔线，可对OTPROM位格组成的数组进行程序化。

大OTPROM数组通常经历漏电流，此漏电流会干扰感测放大器侦测位格状态的能力。漏电流为晶体管关闭时流通的电流。典型的OTPROM数组包含耦合至熔线程序化电压源及感测放大器的一条位线。在感测期间施加至位线的电压造成有漏电流通过目前未被激活的位格。这种漏电流会增加被感测放大器侦测的电流以及可能造成不正确地判断被激活的位格的熔线状态。

因此，期望提供一种在感测位格熔线的状态时表现出漏电流减少的OTPROM数组。此外，由以下结合附图、发明内容及背景技术的详细说明可明白半导体制造方法及系统的其它合意特征及特性。

发明内容

揭示于本文的是数种记忆格数组以及用以操作记忆格数组的方法。在一个具体实施例中，记忆格数组包含多个位格、第一位线以及第二位线。所述位格排列成行及列且各包含第一晶体管、第二晶体管以及具有第一端及第二端的熔线。该第二晶体管可选择性地操作以使该熔线的第一端耦合至接地。该第一位线耦合至一列中的所述位格的每一个的该第一晶体管。该第二位线耦合至该列中的所述位格的每一个的该熔线的第二端。该列中的所述位格的每一个的该第一晶体管可选择性地操作以使该熔线的该第一端耦合至该第一位线。

在另一示范具体实施例中，记忆格数组的操作方法包括：在读取操作期间，将位格的熔线的第一端耦合至第一位线，在该读取操作期间，将第二位线耦合至接地，以及在该读取操作期间，致能感测放大器。该第二位线耦合至该熔线的第二端以及该感测放大器耦合至该第一位线。

在另一示范具体实施例中，记忆格数组包含多个位格、第一位线、第二位线、第一字符线、第二字符线、以及位线驱动器。该多个位格排列成多个行与多个列且各包含第一晶体管、第二晶体管以及具有第一端及第二端的熔线。该第二晶体管可选择性地操作以使该熔线的第一端耦合至接地。该第一位线耦合至该多个列中的其中一列的该多个位格的每一个的该第一晶体管。该第二位线耦合至该其中一列的该多个位格的每一个的该熔线的第二端。该第一字符线耦合至该多个行的位格的其中一行的该多个位格的每一个的该第一晶体管用以选择性地使该熔线的第一端耦合至该第一位线。该第二字符线耦合至该其中一行的位格的该多个位格的每一个的该第二晶体管用以选择性地使该熔线的第一端与该接地耦合。该位线驱动器耦合至该第二位线且包含第一晶体管与第二晶体管。该位线驱动器的第一晶体管可选择性地操作以施加程序化电压至该第二位线，以及该位线驱动器的第二晶体管可选择性地操作以使该第二位线耦合至该接地。该其中一列的该多个位格的每一个的该第一晶体管可选择性地操作以使该熔线的第一端耦合至该第一位线。

附图说明

以下结合下列附图描述本揭示内容的示范具体实施例，其中类似的组件用相同的组件符号表示。

图1根据一些具体实施例图标OTPROM记忆格数组的方块图；

图2根据一些具体实施例图标图1的OTPROM记忆格数组中的一部分的电路图；以及

图3根据一些具体实施例图标图1的OTPROM记忆格数组的各种讯号的时序图。

主要组件符号说明

100  OTPROM记忆格数组

102  位格

104  字符线驱动器

106  位线驱动器

107  感测放大器

108  写入字符线