[发明专利]具漏电流消除的OTPROM数组用于增强的电熔线感测

权利要求书

1.一种记忆格数组，其包含： 

多个位格，其排列成多个行及多个列，以及各包含第一晶体管、第二晶体管和具有第一端及第二端的熔线，其中，该第二晶体管可选择性地操作，以使该熔线的该第一端耦合至接地； 

第一位线，其耦合至该多个列的其中一列的该多个位格的每一个的该第一晶体管；以及 

第二位线，其耦合至该其中一列的该多个位格的每一个的该熔线的该第二端，以及 

其中，该其中一列的该多个位格的每一个的该第一晶体管可选择性地操作，以使该熔线的该第一端耦合至该第一位线。 

2.根据权利要求1所述的记忆格数组，更包含耦合至该第二位线以及含有第一晶体管和第二晶体管的位线驱动器，其中，该位线驱动器的该第一晶体管可选择性地操作，以施加程序化电压至该第二位线，以及该位线驱动器的该第二晶体管可选择性地操作，以使该第二位线耦合至该接地。 

3.根据权利要求2所述的记忆格数组，其中，该位线驱动器的该第一晶体管为具有耦合至该程序化电压的源极以及耦合至该第二位线的漏极的PMOS晶体管，以及其中，该位线驱动器的该第二晶体管为具有耦合至接地的源极以及耦合至该第二位线的漏极的NMOS晶体管。 

4.根据权利要求1所述的记忆格数组，更包含耦合至该第一位线的感测放大器，以侦测该多个位格中的其中一个的状态。 

5.根据权利要求4所述的记忆格数组，其中，该感测放大器为电流感测放大器，其基于通过该第一位线及该熔线的电流来输出该位格的逻辑状态。 

6.根据权利要求1所述的记忆格数组，更包含第一字符线，其耦合至该多个行的位格的其中一行的该多个位格的每一个的该第一晶体管，用以选择性地使该熔线的该第一端耦合至该第一位。 

7.根据权利要求6所述的记忆格数组，更包含第二字符线，其耦合至该其中一行的位格的该多个位格的每一个的该第二晶体管，用以选择性地使该熔线的该第一端与该接地耦合。 

8.根据权利要求1所述的记忆格数组，其中，该熔线为电子可程序化熔线，该熔线的该第一端为该电子可程序化熔线的阴极，以及该熔线的该第二端为该电子可程序化熔线的阳极。 

9.根据权利要求1所述的记忆格数组，其中，该第一位线的尺寸小于用以传导该熔线的烧断电流的必要尺寸。 

10.根据权利要求1所述的记忆格数组，其中，该其中一列的该多个位格的每一个的该第一晶体管为具有耦合至该熔线的该第一端的源极以及耦合至该第一位线的漏极的NMOS晶体管，以及其中，该多个位格的每一个的该第二晶体管为具有耦合至接地的源极以及耦合至该熔线的该第一端的漏极的NMOS晶体管。 

11.一种操作记忆格数组的方法，该方法包含： 

在读取操作期间，将位格的熔线的第一端耦合至第一位线； 

在该读取操作期间，将第二位线耦合至接地，其中该第二位线耦合至该熔线的第二端；以及 

在该读取操作期间，致能感测放大器，其中，该感测放大器耦合至该第一位线。 

12.根据权利要求11所述的方法，其中，将该熔线的该第一端耦合至该第一位线更包括：以字符线驱动器致能读取字符线，以导通该位格的第一晶体管，以及其中，将该第二位线耦合至接地更包括：致 能位线驱动器的归零埠，以导通该位线驱动器的第二晶体管。 

13.根据权利要求11所述的方法，更包括： 

在烧断操作期间，将该位格的该熔线的该第一端耦合至接地；以及 

在该烧断操作期间，将该第二位线耦合至程序化电压。 

14.根据权利要求13所述的方法，其中，将该熔线的该第一端耦合至接地更包括：以字符线驱动器致能写入字符线，以导通该位格的第二晶体管，以及其中，将该第二位线耦合至该程序化电压更包括：致能位线驱动器的烧断埠，以导通该位线驱动器的第一晶体管。