[发明专利]具有超薄介电层的无焊内建层（BBUL）半导体封装

说明书

技术领域

本发明的实施例属于半导体封装领域，具体地，是具有超薄介电层的无焊内建层（BBUL）半导体封装。

背景技术

当前的消费电子产品市场经常需要复杂的功能，其需要极为错综复杂的电路。借助不断进步的每一代，例如晶体管的越来越小的基本结构单元（building block）的尺寸缩小实现了在单一管芯上更为错综复杂的电路。另一方面，尽管通常将缩放视为尺寸的减小，但为了计算系统中的先进功能和马力，将多个封装的管芯越来越多地耦合在一起。此外，为了将多个管芯包括在单一半导体封装内，实际上可以增大特定半导体封装的尺寸。

然而，在尝试耦合多个封装管芯时会引起结构问题。例如，在将封装管芯加在一起时，在用于多个半导体封装中的部件之间的热膨胀系数（CTE）的差别的效应会导致有害的缺陷。类似地，作为为单一封装内多于一个管芯执行半导体管芯封装处理的结果，在用于单一半导体封装内的部件之间的热膨胀系数（CTE）的差别的效应会导致有害的缺陷。

半导体封装用于保护集成电路（IC）芯片或管芯，还为管芯提供到外部电路的电气接口。随着对更小的电子设备越来越多的需求，将半导体封装设计为更为紧凑，且必需支持更大的电路密度。例如，一些半导体封装现在使用无芯衬底，其不包括通常在传统衬底中见到的厚树脂芯层。而且，对更高性能设备的需求导致对改进的半导体封装的需要，其实现了混合技术管芯堆叠，或在保持与随后组装处理兼容的薄封装轮廓（profile）和低总体翘曲的同时，提供了封装堆叠能力。

无焊内建层或BBUL是一种处理器封装技术。无焊是因为它不使用通常微小的焊料凸起来将硅管芯连接到处理器封装布线。它具有内建层，是因为它在硅管芯周围生长或构建。通常的方式分别制造它们，并将它们接合在一起。一些半导体封装现在使用无芯衬底，其不包括通常在传统衬底中见到的厚树脂芯层。

附图说明

图1示出了根据本发明实施例的嵌入式管芯封装分界面（interface）的横截面视图。

图2示出了根据本发明另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。

图3示出了根据本发明另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。

图4示出了根据本发明另一个实施例的通过内建BBUL或衬底层集成构造的结构的横截面视图。

图5示出了根据本发明实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先过孔－后沟槽方法在双衬底内建介电层上进行的激光钻孔和/或等离子体蚀刻。

图6示出了根据本发明另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先沟槽－后过孔方法在双衬底内建介电层上进行的激光钻孔和/或等离子体蚀刻。

图7示出了根据本发明另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先过孔－后沟槽方法在光敏衬底内建介电层和/或其他衬底内建介电层的组合上进行的光刻法和/或激光钻孔或等离子体蚀刻。

图8A和8B示出了根据本发明另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括使用先沟槽－后过孔方法在光敏衬底内建介电层和/或其他衬底内建介电层的组合上进行的光刻法和/或激光钻孔或等离子体蚀刻。

图9示出了根据本发明另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括基于双光敏衬底内建介电层的Ti、W或Ta等的硬掩模和光刻法。

图10A和10B示出了根据本发明另一个实施例的在用于内建BBUL或衬底层集成的工艺流程中的多个操作的横截面视图，其使用双镶嵌工艺，包括基于双光敏衬底内建介电层SiN、SiC或SiON等的停止层和光刻法。

图11包括根据本发明实施例的展示使用激光钻孔先过孔－后沟槽方案的双镶嵌工艺的俯视图像及相应的横截面视图。

图12包括根据本发明实施例的用于双镶嵌工艺的技术结构单元的横截面SEM图像，展示了PECVD（借助可替换的实施例，包括CVD/LPCVD/MOCVD/APCVD/PVD中的一个或多个）SiN薄膜覆铜（Cu）互连，并且还在双衬底内建介电层之间。

图13包括根据本发明实施例的放大图像，展示了光敏衬底内建介电层的构图。