[发明专利]具有超薄介电层的无焊内建层（BBUL）半导体封装

权利要求书

1.一种半导体封装，包括：

包括间隔开的导电线路的图案的层；

第一介电层，其布置在所述间隔开的导电线路的图案中的导电线路上以及所述间隔开的导电线路的图案中的导电线路之间；

第二介电层，其布置在所述第一介电层上；

导电过孔，其布置在所述第一介电层中；

导电布线线路，其布置在所述第二介电层中且耦合到所述导电过孔；以及

经构图的氮化钛层，其直接布置在所述第一介电层和所述第二介电层之间，其中，所述导电过孔布置在所述经构图的氮化钛层中，并且所述导电布线线路布置在所述经构图的氮化钛层上。

2.根据权利要求1所述的半导体封装，其中，所述第一介电层和所述第二介电层是衬底介电内建层。

3.根据权利要求2所述的半导体封装，其中，所述第一介电层和所述第二介电层是非光可限定的衬底介电内建层。

4.根据权利要求2所述的半导体封装，其中，所述第一介电层是非光可限定的衬底介电内建层，并且所述第二介电层是光可限定的衬底介电内建层。

5.根据权利要求2所述的半导体封装，其中，所述第一介电层是光可限定的衬底介电内建层，并且所述第二介电层是非光可限定的衬底介电内建层。

6.根据权利要求2所述的半导体封装，其中，所述第一介电层和所述第二介电层是光可限定的衬底介电内建层。

7.根据权利要求1所述的半导体封装，进一步包括：

氮化硅层，其布置在所述导电布线线路上以及所述第二介电层的暴露部分上。

8.根据权利要求1所述的半导体封装，其中，间隔开的导电线路的图案具有小于8微米的线间距并且具有小于8微米的线宽度。

9.根据权利要求1所述的半导体封装，其中，间隔开的导电线路的图案、所述导电过孔和所述导电布线线路全都包括铜。

10.一种半导体装置，包括：

半导体管芯，其包括具有多个外部电触点的集成电路；以及

半导体封装，其容纳所述半导体管芯，所述半导体封装包括：

包括与所述半导体管芯的所述多个外部电触点相耦合的间隔开的导电线路的图案的层；

第一介电层，其布置在所述间隔开的导电线路的图案中的导电线路上以及所述间隔开的导电线路的图案中的导电线路之间；

第二介电层，其布置在所述第一介电层之上；

导电过孔，其布置在所述第一介电层中；

导电布线线路，其布置在所述第二介电层中且耦合到所述导电过孔；以及

经构图的氮化钛层，其直接布置在所述第一介电层和所述第二介电层之间，其中，所述导电过孔布置在所述经构图的氮化钛层中，并且所述导电布线线路布置在所述经构图的氮化钛层上。

11.根据权利要求10所述的半导体装置，其中，所述多个外部电触点是多个外部凸起。

12.根据权利要求10所述的半导体装置，其中，所述半导体封装的所述第一介电层和所述第二介电层是衬底介电内建层。

13.根据权利要求12所述的半导体装置，其中，所述第一介电层和所述第二介电层之一或两者是光可限定衬底介电内建层。

14.根据权利要求10所述的半导体装置，所述半导体封装进一步包括：

第二氮化硅层，其布置在所述导电布线线路上以及所述第二介电层的暴露部分上。

15.根据权利要求10所述的半导体装置，其中，所述半导体封装的间隔开的导电线路的图案具有小于8微米的线间距并且具有小于8微米的线宽度。