[发明专利]一种屏蔽栅结构的VDMOS晶体管

权利要求书

1.一种屏蔽栅结构的VDMOS晶体管，包括：第一导电类型衬底；覆盖所述衬底的第一导电类型外延层；位于所述外延层内的第一导电类型的源掺杂区；位于所述外延层内且环绕所述源掺杂区的第二导电类型的阱区；位于所述掺杂区边界与阱区边界间的表面沟道区；覆盖所述沟道区表面及阱区之间的栅介质层；覆盖所述栅介质层的多晶硅栅极；位于所述外延层表面的金属源电极和位于所述衬底背面的金属漏电极；其特征在于，还包括：位于所述栅介质层表面上方的绝缘介质层；垂直位于所述阱区下方且水平覆盖所述栅介质层上方无绝缘介质层部分的高浓度第二导电类型的电场屏蔽层；位于所述电场屏蔽层之间的第一导电类型的JFET区；所述电场屏蔽层的间距小于所述绝缘介质层的宽度；所述绝缘介质层与电场屏蔽层构成屏蔽栅结构，所述多晶硅栅极完全覆盖所述栅介质层，所述多晶硅栅极还覆盖所述绝缘介质层。

2.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述栅介质层由一种或多种绝缘材料混合构成；所述栅介质层的宽度为3-10um，厚度为50nm～150nm。

3.如权利要求2所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述绝缘材料为SiO₂。

4.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述绝缘介质层由一种或多种绝缘材料混合构成；所述绝缘介质层的厚度为

5.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述电场屏蔽层通过高能离子注入方式实现；所述电场屏蔽层的深度为1.5μm～4.5μm，厚度为0.5μm～2μm。

6.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述JFET区域通过高能离子注入或扩散方式实现。

7.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述第一导电类型为N型，所述第二导电类型为P型。

8.如权利要求1所述的屏蔽栅结构的VDMOS晶体管，其特征在于，所述第一导电类型为P型，所述第二导电类型为N型。