[发明专利]半导体器件结构及其制作方法

说明书

技术领域

本发明涉及半导体制造领域，具体涉及一种半导体器件结构及其制作方法。

背景技术

现有在射频通信领域，为了优化半导体器件的射频特性，开始广泛采用绝缘体上硅（silicon on insulator,SOI）技术。具体的SOI技术是通过形成一层埋氧层，将硅衬底硅与用于形成半导体器件的顶层硅隔离开来。

但是，由于现今对于芯片体积以及性能的要求逐渐增加，例如在射频通信领域中，要求芯片体积减小，或者要求芯片对于信号的抗干扰能力、信号精度需要提升；而现有的绝缘体上硅技术在一些情况下制造的半导体器件已经难以满足这些需求，例如，由于SOI硅片的硅衬底与顶层硅之间有埋氧层隔离，硅衬底与顶层硅之间会存在固有的结电容，在一些情况下，经过的射频信号可能会干扰到半导体器件中硅衬底的载流子，使得硅衬底与硅衬底上方形成器件的区域之间的结电容会随着射频信号产生不规律的、非线性的变化，进而导致经过半导体器件的信号波形失真。由于这些失真或者误差通常是非线性的，因此需要提升半导体器件的抗干扰能力。

现有技术为解决上述问题，采用在硅衬底与埋氧层之间再形成一层陷阱层（trap rich layer），在后续有射频信号经过时，陷阱层可以用来“捕捉”硅衬底中受到射频信号影响而移动的载流子，进而减小上述结电容的变化程度，以尽量减小信号波形的失真程度。但是，这种方式形成陷阱层增大了制造SOI硅片的工序难度以及成本。

因此，如何较为简便、经济的形成带有陷阱层的半导体器件，成为本领域技术人员需要解决的问题。

发明内容

本发明解决的问题是较为简便、经济的形成带有陷阱层的半导体器件。

为解决上述问题，本发明提供一种半导体器件的制作方法，包括：

提供绝缘体上硅结构，所述绝缘体上硅结构包括硅衬底、位于硅衬底第一表面上的埋氧层和位于埋氧层上的顶层硅；

在所述顶层硅内及表面形成半导体器件；

在形成半导体器件后，由硅衬底的第二表面起，刻蚀硅衬底至露出埋氧层，形成开口，所述第二表面与第一表面相对设置；

在所述开口中形成陷阱层。

可选的，形成开口的步骤包括：

在所述硅衬底的第二表面形成光刻胶；

图形化所述光刻胶以露出部分硅衬底，形成开口图形；

以光刻胶为掩膜，刻蚀硅衬底，形成开口。

可选的，形成陷阱层的步骤包括：

在所述硅衬底的第二表面以及开口中形成所述陷阱层；

平坦化所述陷阱层，保留位于所述开口中的陷阱层。

可选的，所述陷阱层的材料采用多晶硅或者非晶硅。

可选的，形成陷阱层的步骤包括：使所述陷阱层将所述开口部分填充，所述开口在形成所述陷阱层后留有剩余空间。

可选的，使所述陷阱层将所述开口完全填充。

可选的，形成陷阱层的步骤之后还包括：在所述陷阱层表面覆盖材料层，以填充开口的剩余空间。

可选的，所述材料层为二氧化硅材料层。

此外，本发明还提供一种半导体器件结构，包括：

硅衬底；

埋氧层，位于所述硅衬底的第一表面；

顶层硅，位于所述埋氧层上；

半导体器件，位于顶层硅内部或表面；

其特征在于，还包括：

开口，贯穿硅衬底的第二表面且露出所述埋氧层；所述第二表面与第一表面相对设置；

陷阱层，位于开口内的埋氧层上。

可选的，所述开口中还包括材料层，所述陷阱层与所述材料层依次形成于所述开口中。

与现有技术相比，本发明的技术方案具有以下优点：

通过提供绝缘体上硅结构，并在所述绝缘体上硅结构的顶层硅内及表面形成半导体器件，然后由硅衬底与第一表面相对设置的第二表面起，刻蚀硅衬底至露出埋氧层以形成开口，并所述开口中形成陷阱层。由于形成陷阱层在形成埋氧层以及形成半导体器件之后，形成的陷阱层基本不会受到形成埋氧层以及半导体器件过程的影响，保证了形成的陷阱层的效果。相比现有技术，一方面，既基本得到相同的效果又简化了工艺步骤和难度，更加易于实施；另一方面，仅在形成的开口中形成所述陷阱层，相比于现有技术节省了一定的材料成本。

此外，本发明的半导体器件结构在所述硅衬底中直接形成贯穿硅衬底且露出所述埋氧层的开口，相比于现有技术，在一定程度上减小了半导体器件结构的体积。

附图说明

图1是本发明半导体器件的制作方法一实施例的流程示意图；