[发明专利]半导体结构及其形成方法

说明书

技术领域

本发明涉及半导体领域，尤其涉及半导体结构及其形成方法。

背景技术

随着半导体技术的不断发展，为了不断的减小晶圆的自身电阻阻值，需要将晶圆的厚度不断减小。而且，用于制作含有绝缘栅双极晶体管的晶圆厚度比制作其他半导体器件的晶圆厚度小。

在晶圆上形成绝缘栅双极晶体管后，需要将晶圆减薄至最终厚度，所述最终厚度小于60微米，接着，对该晶圆进行切割以形成含有绝缘栅双极晶体管的裸片，然后对裸片进行封装形成芯片。在上述芯片的制程中，需要对减薄后的晶圆进行固定支撑。否则，晶圆会由于厚度太小发生弯曲，从而使机械臂在传输晶圆的过程中，无法准确找到晶圆的位置而与晶圆撞击，严重时会造成晶圆的破损而报废，进而影响整个工艺的良率。

现有技术中，对减薄后的晶圆进行固定支撑的方法使得整个芯片制程效率低下，并且成本高。

发明内容

本发明解决的问题是现有技术中，对减薄后的晶圆进行固定支撑的方法使得整个芯片制程效率低下，并且成本高。

为解决上述问题，本发明提供一种半导体结构的形成方法，包括：

提供第一晶圆，所述第一晶圆具有第一表面和与第一表面相对的第二表面，所述第一表面上具有至少一个半导体器件，所述半导体器件的顶部为第一导电层；

提供第二晶圆，所述第二晶圆具有第三表面和与第三表面相对的第四表面，所述第二晶圆的第三表面上具有至少一个图形化的第二导电层，所述第二导电层与所述第一导电层的位置相对应；

将所述第一导电层顶部与所述第二导电层顶部键合连接；

所述键合连接后，减薄第一晶圆第二表面，使第一晶圆的厚度至最终厚度；

由所述第二晶圆的第四表面起，在第二晶圆内部形成导电插塞，所述导电插塞的底部电连接所述第二导电层；

在所述减薄后的第一晶圆的第二表面形成第三导电层。

可选的，所述第一导电层的材料为铝。

可选的，所述第二导电层的材料为铝，所述键合连接的具体工艺为：

将所述第一晶圆的第一表面与所述第二晶圆的第三表面相对，在键合温度为540～550℃、键合气体包括氮气的条件下，同时对第一晶圆的第二表面和第二晶圆的第四表面施加键合压力，所述键合压力大于60～100KN。

可选的，所述第一晶圆的边缘具有第一环形结构，所述第一环形结构的材料与第一导电层相同；

所述第二晶圆的边缘具有第二环形结构，所述第二环形结构与所述第一环形结构的位置相对应，所述第二环形结构的材料与第二导电层相同；

所述第一导电层与所述第二导电层键合连接时，所述第一环形结构的顶部与所述第二环形结构的顶部进行键合连接。

可选的，所述半导体器件为绝缘栅双极晶体管。

可选的，所述最终厚度小于150微米。

可选的，形成导电插塞后的第二晶圆的厚度为150～300微米。

可选的，在所述第二晶圆内部形成导电插塞的方法包括：

刻蚀所述第二晶圆，由所述第二晶圆的第四表面起，在第二晶圆的内部至少形成一个通孔，所述通孔的底部露出所述第二导电层；

采用第四导电层填充所述通孔，形成导电插塞。

与现有技术相比，本发明的技术方案具有以下优点：

第一晶圆第一表面的第一导电层与第二晶圆第三表面的第二导电层键合连接后，当第一晶圆从第二表面减薄至最终厚度时，第二晶圆可以实现对第一晶圆的固定支撑。由第二晶圆的第四表面起，在第二晶圆的内部形成导电插塞，把第一晶圆切割成裸片的步骤之前就可以实施对第一晶圆的测试。因此，在切割步骤之前就可以判断第一晶圆中失效的半导体器件的位置，从而避免对失效的半导体器件进行切割的步骤，因此，可以节省工艺成本并且提高工艺效率。

本发明的技术方案中，对键合连接后的第一晶圆和第二晶圆进行切割形成裸片后，因为每一个裸片上都具有导电插塞，因此，不需要对各裸片进行封装就可以实现对裸片的测试，节省了封装的工艺步骤，从而节省了工艺成本并且提高了工艺效率。

本发明还提供一种半导体结构，包括：

第一晶圆，所述第一晶圆具有第一表面和与第一表面相对的第二表面，所述第一晶圆的第一表面具有至少一个半导体器件；第一导电层，位于所述半导体器件的顶部；第三导电层，位于所述第一晶圆的第二表面上；

还包括：