[发明专利]一种阵列基板及其制作方法、显示装置

说明书

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制作方法、显示装置。

背景技术

液晶显示装置包括阵列基板、彩膜基板以及设置在阵列基板和彩膜基板之间的液晶。其中为了使得阵列基板和彩膜基板在不加电压的情况下稳定液晶方向，在阵列基板上设置有PI(Polyimide，聚酰亚胺)薄膜，所述PI薄膜表面形成有沟槽，影响液晶的锚定力。

如图1所示，阵列基板100包括：衬底基板101以及设置在所述衬底基板101上的栅线102、栅绝缘层103、源极1041、漏极1042、半导体图案105、像素电极106以及钝化层107等。由于栅线、源极、漏极、像素电极以及有源层仅对应设置在基板的部分区域形成薄膜图案，则形成的阵列基板表面不平整，形成阵列基板的表面角段差大，这也使得形成PI薄膜的工艺难度大，容易产生显示不良。

发明内容

本发明的实施例提供一种阵列基板及其制作方法、显示装置，解决了现有的阵列基板上表面角段差大的问题。

为达到上述目的，本发明的实施例采用如下技术方案：

本发明实施例提供了一种阵列基板，包括衬底基板以及设置在所述衬底基板上的多层薄膜，至少一层薄膜具有薄膜图案，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比。

可选的，所述衬底基板上依次设置有栅金属层、覆盖所述栅金属层的栅绝缘层、有源层、源漏金属层、像素电极层以及钝化层，其中所述栅金属层包括栅线，所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度。

可选的，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

可选的，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

可选的，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

本发明实施例提供了一种阵列基板的制作方法，包括：

在衬底基板上形成至少一层具有薄膜图案的薄膜；

在衬底基板上形成至少一层在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比的薄膜。

可选的，在衬底基板上形成栅金属层，其中所述栅金属层包括栅线；

在所述衬底基板上形成栅绝缘层，其中，所述栅绝缘层覆盖所述栅金属层，且所述栅绝缘层在对应栅线区域的厚度小于栅绝缘层未对应薄膜图案区域的厚度；

在所述衬底基板上依次形成有源层、源漏金属层、像素电极层以及钝化层。

可选的，所述源漏金属层包括源极和漏极，所述钝化层至少在对应所述源极和漏极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

可选的，所述源极和漏极分别位于所述栅极的两侧，所述有源层在对应源极和漏极之间的区域设置有半导体图案，所述钝化层在对应所述半导体图案区域的厚度大于对应源极和漏极区域的厚度。

可选的，所述像素电极层包括像素电极，所述像素电极与漏极电连接，所述钝化层在对应所述像素电极区域的厚度小于钝化层未对应薄膜图案区域的厚度。

本发明实施例提供了一种显示装置，包括本发明实施例提供的任一所述的阵列基板。

本发明的实施例提供一种阵列基板及其制作方法、显示装置，所述阵列基板上包括至少一层具有薄膜图案的薄膜，且至少一层薄膜在不同区域的厚度与形成该区域薄膜的衬底表面到衬底基板的距离成反比，由此可以减小由于薄膜图案引起的阵列基板的角段差，使得阵列基板的表面平整度好。

附图说明

图1为现有的一种阵列基板示意图；

图2为本发明实施例提供的一种阵列基板示意图；

图3为本发明实施例提供的一种阵列基板的制作方法示意图；

图4为本发明实施例提供的另一种阵列基板的制作方法示意图。

附图标记：

100-阵列基板；101-衬底基板；102-栅线；103-栅绝缘层；1041-源极；1042-漏极；105-半导体图案；106-像素电极；107-钝化层。

具体实施方式