[发明专利]利用片上温差降低STT-MRAM功耗的缓存设计方法

权利要求书

1.一种利用三维集成电路片上温差降低STT-RAM功耗的缓存设计方法，其特征在于：该方法具体步骤如下：

步骤一：修改缓存控制器设计；通过修改Cache控制器，加入考虑温度分布的地址重映射机制，降低STT-MRAM的写入能耗和写入时间，利用温度仿真结果或片上温度传感器反馈，修改Bank映射地址，按照不同的优先级将数据按照Bank温度由高到低的顺序依次放置；数据块的优先级按照如下规则确定：需要频繁写入的Cache块优先放入温度较高的Bank中，而无需频繁写入的Cache块放入温度较低的Bank中；为此需要提出一种检测机制判断哪些数据块是需要被频繁写入的；

步骤二：将温差等级离散化，将Cache Bank按照温度的不同划分成若干区域，对不同的区域采用不同的电流写入；对处于不同温度区域的Cache Bank按照写入时间差进行合理分级；如果对于Cache Bank的温度分级过细，尽管写入能耗和写入时间在更细的粒度上得到控制，但相应的硬件开销也会随着分级的增加而不断增大；需要结合各种不同应用程序的特性确定分级的级数，使得能以最小的硬件开销得到最大的能耗降低和性能提升；

步骤三：修改STT-RAM读写电路，根据Bank温度的差异选择不同的写入电流强度和写入脉冲宽度；片上不同区域温度传感器的数值反馈给读写电路控制器，由读写电路控制器根据温度数值从步骤二中规定的温度分级中得到当前温度所属的级别；由此，确定该Bank的写入脉冲宽度和写入电流强度；

步骤四：设计缓冲机制，平衡数据迁移过程中由于源Bank与目的Bank的温度差异导致迁移速度不匹配的问题，避免在数据迁移过程中由于源Bank和目的Bank写性能的差异造成数据迁移的性能下降；缓冲的容量设置应能够根据实际温差大小和具体的温差等级动态调整；如果缓冲设置过深，会导致缓冲器功耗增大，有可能抵消掉由利用温差带来的写功耗的降低；反之，可能由于数据迁移速度过慢，阻塞处理器核对所需数据的写入并大量占用宝贵的存储带宽，形成性能瓶颈。