[发明专利]半导体装置

说明书

关联申请

本申请享受以日本专利申请2013－130029号（申请日：2013年6月20日）以及日本专利申请2013－205884号（申请日：2013年9月30日）为基础申请的优先权。本申请通过参考这些基础申请而包括基础申请的全部内容。

技术领域

本发明的实施方式涉及半导体装置。

背景技术

近年来，IGBT（Insulated Gate Bipolar Transistor：绝缘栅双极型晶体管）尤其是纵型IGBT使用于从低电压的家电制品等到大电流、高耐压的车载用、工业设备各种用途。上述半导体装置为了获得所期望的高耐压，需要进行元件纵向的耐压设计并且需要进行元件终端区域的耐压设计，使用VLD结构(Variation of Lateral Doping：表面变掺杂)、RESURF结构（RESURF：Reduced Surface Field；减少表面电场）、保护环结构（FLR：Field Limiting Ring结构；场限环结构）等。

发明内容

本发明要解决的课题在于，提供具有能够使耐压提高的终端结构的半导体装置。

为了达成上述课题，实施方式的半导体装置，其特征在于，具有有：第一导电型的第一半导体层；第一绝缘层，与所述第一半导体层相接而设置；第二导电型的第二半导体层，与所述第一绝缘层相接，设置于所述第一半导体层内；以及多个平坦的场板电极，设置于所述第一绝缘层内，距所述第一半导体层的距离不同，所述多个平坦的场板电极被周期性配置，周期性配置的所述场板电极中的最靠近单元区域的一个周期的所述场板电极与发射极电位连接，与发射极电位连接的所述场板电极的外侧的所述场板电极成为浮动部。

附图说明

图1是第一实施方式的半导体装置的示意的俯视图。

图2是同一半导体装置的A－A’线处的纵剖视图。

图3是表示图2的半导体装置中的耗尽层的扩展的示意的剖视图。

图4是第一实施方式的半导体装置的每个制造步骤中的半导体装置的示意的剖视图。

图5是第二实施方式的半导体装置的纵剖视图。

图6是第三实施方式的半导体装置的纵剖视图。

图7是同一半导体装置的B－B’线处的横剖视图。

图8是同一半导体装置的C－C’线处的横剖视图。

图9是第三实施方式的半导体装置的每个制造步骤中的半导体装置的示意的剖视图。

图10是第三实施方式的半导体装置的纵剖视图。

图11是同一半导体装置的E－E’线处的横剖视图。

图12是同一半导体装置的F－F’线处的横剖视图。

具体实施方式

以下，参照附图对实施方式的半导体装置进行说明。另外，在实施方式中，设第一导电型为N型并设第二导电型为P型进行说明，但也能够将两者调换而实施。另外，本实施方式并不限定本发明。

（第一实施方式）

图1是表示第一实施方式的半导体装置100的一例的俯视图，在设置IGBT（Insulated Gate Bipolar Transistor）元件的单元区域的外侧设置有第一终端区域以及第二终端区域。图2是表示图1的A－A’处的剖面的一部分的图。

以下，参照图2，对第一实施方式的半导体装置进行说明。

半导体装置100具有：N型漂移层10（第一半导体层）、P型保护环层11，19（第二半导体层）、第一绝缘层12、第二绝缘层15，20、第一场板（field plate）电极16，21、第二场板电极17，22、第三场板电极18，23、集电极28、发射电极29、N型源（source）层30、栅电极31、P型体（body）层32。

第一绝缘层12设置为与N型漂移层10相接。在N型漂移层10的与第一绝缘层12相反一侧，设置有集电极28。P型保护环层11，19以及P型体层32与第一绝缘层12相接并设置于N型漂移层10内。第二绝缘层15，20与第一绝缘膜12相接并设置于N型漂移层10内。栅电极31设置为，一端位于第一绝缘膜12，另一端位于N型漂移层10。N型源层30设置为，以夹着栅电极31的方式与第一绝缘膜12相接。