[发明专利]硅通孔测试版图、测试结构、制备方法及量测方法

说明书

技术领域

本发明涉及半导体技术领域，特别涉及一种硅通孔测试版图、硅通孔测试结构、硅通孔测试结构的制备方法、以及硅通孔电阻的量测方法。

背景技术

随着集成电路制造技术进入28nm及以下技术代，传统的平面结构已达到物理极限，新材料和新技术的引入带来巨额的研发费用和应用费用，业界普遍开始采用三维技术。一方面，集成电路制造业领军者们开始将FINFET三维结构应用到MOS管，半导体沟道类似一条山脉，栅极均匀覆盖在“山脉”上，以此显著增加栅极对沟道的控制能力，有效提高迁移率，降低阈值电压，提高器件性能。另一方面，芯片制造厂商和封装厂商都在致力于三维互连技术开发，三维互连在成本可控范围内可实现下一、两个技术代的集成密度，从经济学定律继续遵循摩尔定律来保持技术先进性。

硅通孔TSV技术是三维互连技术的核心之一，即在硅片表面刻蚀出深孔，然后填充介质和金属，再通过硅通孔直接从硅片背面与另一枚硅片进行互连，显著缩短金属连线的长度、降低RC延迟，同时还可以减小芯片封装尺寸。硅通孔技术的标准工艺流程为硅通孔的干法刻蚀、湿法清洗、介质层沉积、阻挡层沉积、籽晶层沉积、铜电镀、化学机械抛光。由于集成密度要求，硅通孔技术的孔径一般在5～50um，深度在50～300um。因此，硅通孔技术的深宽比可达到10:1以上。

在进行硅通孔刻蚀后，需要对硅通孔的电阻进行测量，以便后期的硅通孔的应用开发。然而，由于硅通孔的尺寸较大，硅通孔的电阻一般在0.001～0.05欧姆，这与铜互连后道工艺的引线模块电阻（一般在0.02～0.2欧姆/模块面积）接近，引线电阻的影响不可忽略。硅通孔必须分别从正面和背面进行金属连接，才能实现三维互连，但相关工艺可能引入的表面缺陷或铜氧化，以及铜和其他金属之间的欧姆接触状况，都会导致硅通孔接触电阻增加。由此可见，引线电阻和接触电阻会严重影响硅通孔电阻的量测；因此，在接触电阻不可避免的情况下，如果能够规避开引线电阻，将会有效地提高硅通孔电阻的量测精度。

发明内容

为了克服以上问题，本发明旨在提供一种硅通孔测试版图、硅通孔测试结构、硅通孔测试结构的制备方法、以及硅通孔电阻的量测方法，从而有效规避引线电阻，提高硅通孔电阻的量测精度。

本发明提供一种硅通孔测试版图，其由硅通孔光刻层的版图与测试模块和引线光刻层的版图叠加形成，其中，

所述硅通孔光刻层的版图包括互为镜像对称图形的第一硅通孔阵列图形和第二硅通孔阵列图形；

所述测试模块和引线光刻层的版图包括：互为镜像对称图形的第一测试模块图形和第二测试模块图形，互为镜像对称图形的若干条第一引线图形和若干条第二引线图形；所述第一测试模块图形包括第一电流施加模块图形和第一电压测试模块图形，所述第二测试模块图形包括第二电流施加模块图形和第二电压测试模块图形；其中，

所述第一硅通孔阵列图形中的各个硅通孔图形与所述第一电流施加模块图形通过所述第一引线图形相连接，所述第一硅通孔阵列图形中的任意一个硅通孔图形与所述第一电压测试模块图形通过所述第一引线图形相连接；

所述第二硅通孔阵列图形中的各个硅通孔图形与所述第二电流施加模块图形通过所述第二引线图形相连接，所述第二硅通孔阵列图形中的任意一个硅通孔图形与所述第二电压测试模块图形通过所述第二引线图形相连接；

所述第一引线图形和所述第二引线图形相同。

优选地，所述硅通孔测试版图还包括接触模块图形，所述接触模块图形与所述硅通孔图形一一对应设置，所述接触模块图形的中心与所述硅通孔图形的圆心一一对准，每个所述接触模块图形用于将一个所述硅通孔图形和与之对应的所述引线图形相连接。

优选地，所述接触模块图形设置于所述测试模块和引线光刻层的版图图形中。

优选地，所述第一或第二硅通孔阵列图形为正三角形阵列图形、正方形阵列图形、菱形阵列图形、扇形阵列图形、呈中心对称的六边形阵列图形或呈等腰梯形排布的阵列图形。

本发明还提供一种采用上述的硅通孔测试版图形成的硅通孔测试结构，其包括：

在硅片正面具有互呈镜像对称的第一硅通孔阵列和第二硅通孔阵列；

在硅片背面具有一层金属层，用于将所述第一硅通孔阵列中和所述第二硅通孔阵列中的硅通孔以低电阻相连通；