[发明专利]改进的硅通孔结构制备方法

说明书

技术领域

本发明涉及一种工艺方法，尤其是一种改进的硅通孔结构制备方法，属于半导体工艺的技术领域。

背景技术

随着芯片功能的集中以及尺寸的减小，以硅通孔（TSV）结构为基础的2.5D/3D封装技术具有广阔的产业化应用前景。TSV结构中硅基底和铜之间绝缘层对TSV电信号的有效传输至关重要，目前主要采用TSV孔内沉积氧化硅薄膜的方法实现电绝缘，形成Cu/SiOx/Si的金属/绝缘体/半导体（MIS）结构。MIS结构中材料间界面形貌对寄生电容、漏电流以及可靠性具有非常大的影响。然而，目前主流博世工艺（Bosch）制备TSV结构的过程中TSV侧壁不可避免存在贝壳状侧壁结构，所述贝壳状的侧壁结构导致TSV形成的MIS结构的寄生电容和漏电流增大，加速器件失效。

目前，TSV结构制备工艺中氧化硅绝缘层的制备方法以化学气相制备方法为主，主要有化学气相沉积（CVD）、原子层沉积（ALD）以及热氧化等方法。

化学气相沉积以及原子层沉积工艺是指通过源气体的化学反应在TSV孔内壁表面沉积覆盖一层氧化硅薄膜，在该沉积过程中硅基底表面（孔内壁表面）贝壳状侧壁形貌保持不变。这两种工艺方法的缺点是氧化硅沉积过程中仍然保持了Bosch工艺制备TSV过程中形成的贝壳状侧壁结构，因此最终制备的TSV结构的漏电、寄生电容较大，降低了结构的可靠性。

热氧化的方法是指将TSV结构在氧气的环境下进行高温热处理，通过氧和硅之间的化学反应生成一层氧化硅绝缘层结构。该工艺反应过程中会消耗TSV孔内表面的部分硅，并且由于氧原子在硅以及氧化硅体内的扩散作用，最终形成的氧化硅/硅界面粗糙度相对于TSV孔内的原贝壳状侧壁大大改善。说明热氧绝缘层制备工艺比CVD或者ALD绝缘层制备工艺组装的TSV所形成的MIS结构中，半导体硅一侧的电极表面粗糙度要小，从而漏电流和寄生电容小，可靠性得到提高。然而热氧化工艺的最大缺点是工艺温度比较高，目前只适用于先钻孔（via first）工艺以及转接板（interposer）工艺，无法满足中间钻孔（via middle）工艺以及后钻孔（via last）工艺的要求。

因此，在TSV结构制备工艺中，开发适合于低温条件的氧化硅/硅界面优化新工艺具有非常重要的意义。

发明内容

本发明的目的是克服现有技术中存在的不足，提供一种改进的硅通孔制备方法，其工艺步骤简单，能降低形成TSV结构的漏电流以及寄生电容，提高可靠性，适应范围广。

按照本发明提供的技术方案，一种改进的硅通孔结构制备方法，所述硅通孔结构制备方法包括如下步骤：

a、提供基板，所述基板包括正面以及与所述正面对应的背面，在基板内刻蚀形成所需的深孔，所述深孔从基板的正面指向背面的方向延伸；

b、在所述深孔内进行氧等离子体环境下的氧等离子氧化或氧等离子体阳极氧化，以在深孔的内壁上形成氧化层，所述氧等离子体氧化过程中基板的温度为200℃~600℃；

c、在具有氧化层的深孔内沉积得到阻挡层以及种子层，所述阻挡层位于种子层与氧化层之间；

d、在上述深孔内进行金属导体填充，所述金属导体填充在深孔内，阻挡层包裹在金属导体的外圈；

e、对基板的背面进行减薄，以形成所需的通孔结构。

所述基板为硅基板，深孔在基板内的深度小于基板的厚度。所述基板利用光刻胶或硬模板作为掩膜进行刻蚀，以得到深孔。

所述基板利用光刻胶刻蚀得到深孔后，去除基板正面上的光刻胶，并对基板及深孔进行清洗。

所述基板利用硬模板刻蚀得到深孔后，对基板及深孔进行清洗。所述氧化层的厚度为0.1μm~2μm。

所述步骤d中，金属导体填充在深孔后，对基板的正面利用CMP工艺进行平坦化。

所述金属导体的材料包括铜。所述金属导体通过电镀方式填充在深孔内。

所述硬模板采用氮化硅层。

本发明的优点：采用等离子体氧化技术或者等离子体阳极氧化技术，在低温（小于600度）条件下实现TSV孔内氧化硅绝缘层的氧化制备，优化TSV所形成MIS结构中硅/氧化硅界面形貌，降低TSV结构的漏电流和寄生电容，提高器件可靠性。结合硬模板刻蚀工艺，该工艺可以应用于via middle工艺。本发明制备得到的氧化层薄膜厚度均匀，台阶覆盖率非常高。本发明与传统CVD介质层沉积工艺兼容，进一步结合TEOS CVD 氧化硅沉积工艺，可以提高TSV所形成MIS结构中金属/氧化硅的界面形貌（粗糙度降低），从而进一步降低TSV结构漏电流以及寄生电容，提高可靠性。