[发明专利]基于五项最大旁瓣衰减窗三谱线插值测试SFDR的方法

说明书

技术领域

本发明属于集成电路测试领域，具体涉及一种测试ADC SFDR方法，尤其涉及一种基于五项最大旁瓣衰减窗三谱线插值测试SFDR的方法。

背景技术

无杂散动态范围(Spurious-Free Dynamic Range，SFDR)是模数转换器(Analog-to-Converter，ADC)的一项重要的技术指标，主要表征在一个非常大的信号存在时ADC能同时检测非常小的信号的能力。快速傅里叶变换(Fast Fourier Transformation，FFT)法是应用较为广泛的一种测试ADC SFDR的方法。但采用FFT法进行测试时很难做到同步采样和整周期截断，由此造成的频谱泄漏和栅栏效应，导致测得的SFDR误差较大。为了降低频谱泄漏，可采用旁瓣峰值电平小且旁瓣衰减速率大的窗函数对信号进行处理；为了减小栅栏效应引起的误差可以对计算结果进行插值修正，即加窗插值FFT法。其常用的窗函数有Hanning窗、Blackman窗、Blackman-Harris窗等。

如何有效抑制频谱泄漏和栅栏效应是SFDR测试中一个迫切需要解决的问题。目前已有多种方法能够降泄漏的影响。比如，采用采样后相干的新方法抑制频谱泄漏，并通过信号重构恢复出测试信号，在时域内计算信号功率，从而降低栅栏效应对测试结果的影响，然而，其实现较复杂，误差较大；或者加Hanning窗或Blackman-Harris窗抑制频谱泄漏，并通过对信号和谐波能量范围内的两根谱线进行插值来修正基波和谐波的幅值，其抑制泄漏效果较好，但SFDR测试误差仍然较大。

发明内容

鉴于现有测试方法存在的不足，本发明的目的旨在提供一种基于五项最大旁瓣衰减窗三谱线插值测试SFDR的方法，利用性能优良的窗函数对时域数据进行截断处理，减少采样数据端点的非连续效应，降低频谱泄漏的影响；基于三根谱线的插值算法进一步降低栅栏效应，提高SFDR测试的准确性。

本发明通过如下技术方案实现：

一种基于五项最大旁瓣衰减窗三谱线插值测试SFDR的方法，包括以下步骤：

步骤1：SFDR测试程序设置正弦模拟输入信号频率f_i、采样频率f_s、需要考虑的最大谐波阶数M以及采样数据长度N；

所述的采样频率f_s≥2f_i；

所述的采样数据长度N为2的整数次幂；

步骤2：基于ADC测试系统以采样频率f_s得到N点长度的采样数据；

假设一个单一频率模拟输入信号x(t)以采样频率f_s经过ADC均匀采样得到的含谐波分量的离散时间信号x(n)为：

其中，当m＝1时，f₁、A₁、分别为基波的频率、幅值和初相位；当m≠1时，f_m、A_m、分别为ADC模数转换过程中芯片内部产生的第m次谐波的频率、幅值和相位；

步骤3：构造N点长度的五项最大旁瓣衰减窗，对N点长度的采样数据进行加窗FFT运算，得到FFT谱线X(k)，k＝0，1，...，N，其中FFT运算长度为N；

五项最大旁瓣衰减窗函数的构造方法为：

w(n)=Σl=04(-1)lclcos(2πn·lN)---(2)]]>