[发明专利]半导体器件及半导体器件制造方法

说明书

技术领域

本文中所讨论的实施方案涉及半导体器件以及半导体器件制造方法。

背景技术

利用由氧化硅（SiO）、氮化硅（SiN）等制成的绝缘膜来使半导体器件中的导电部分彼此绝缘的技术是已知的。此外，利用相对低介电常数的绝缘膜（称为例如低k膜）来降低导电部分之间产生的寄生电容的技术也是已知的。

在基础衬底或层之上形成绝缘膜，通过光刻和蚀刻在绝缘膜中形成确定的开口部分，以及在所形成的开口部分中形成导电部分（例如配线）的方法广泛地用在半导体器件制造领域中。另外，利用经曝光和显影之后的光敏组合物作为绝缘膜（图案膜）的技术也是已知的。

日本公开特许公报第2010-056156号。

日本公开特许公报第2006-278506号。

日本公开特许公报第2012-053243号。

与较高介电常数的绝缘膜相比，相对低介电常数的绝缘膜具有低的膜密度和低的耐湿性。因此，这样的绝缘膜倾向于吸收水分。即使为了降低寄生电容使用低介电常数的绝缘膜，这样的水分吸收也可导致半导体器件的性能或可靠性的劣化。

发明内容

根据一个方面，提供了一种包括衬底、形成在衬底的第一平面的一部分之上的第一绝缘膜、形成在第一绝缘膜的表面之上的第一导电部分，以及覆盖第一平面、第一绝缘膜和第一导电部分并且其耐湿性高于第一绝缘膜的耐湿性的第二绝缘膜的半导体器件。

附图说明

图1为半导体器件的第一实施例的局部示意性截面图；

图2为半导体器件的第二实施例的局部示意性截面图；

图3为半导体器件的第三实施例的局部示意性截面图；

图4示出了T栅电极的实施例；

图5示出了HEMT形成方法的实施例（部分1）；

图6示出了HEMT形成方法的实施例（部分2）；

图7示出了HEMT形成方法的实施例（部分3）；

图8示出了HEMT形成方法的实施例（部分4）；

图9示出了栅电极形成方法的第一实施例（部分1）；

图10示出了栅电极形成方法的第一实施例（部分2）；

图11示出了栅电极形成方法的第一实施例（部分3）；

图12示出了栅电极形成方法的第一实施例（部分4）；

图13示出了栅电极形成方法的第一实施例（部分5）；

图14示出了栅电极形成方法的第一实施例（部分6）；

图15示出了栅电极形成方法的第一实施例（部分7）；

图16为栅电极形成方法的第二实施例（部分1）；

图17为栅电极形成方法的第二实施例（部分2）；

图18为栅电极形成方法的第二实施例（部分3）；

图19为栅电极形成方法的第二实施例（部分4）；

图20为栅电极形成方法的第二实施例（部分5）；

图21为栅电极形成方法的第二实施例（部分6）；

图22为栅电极形成方法的第二实施例（部分7）；

图23示出了根据实施方案的栅电极形成方法（部分1）；

图24示出了根据实施方案的栅电极形成方法（部分2）；

图25示出了根据实施方案的栅电极形成方法（部分3）；

图26示出了根据实施方案的栅电极形成方法（部分4）；

图27示出了根据实施方案的栅电极形成方法（部分5）；

图28示出了根据实施方案的栅电极形成方法（部分6）；

图29示出了根据实施方案的栅电极形成方法（部分7）；

图30示意性地示出了抗蚀剂组合物的实施例；

图31示意性地示出了抗蚀剂组合物涂覆过程的实施例；

图32示意性地示出了热处理过程的实施例；

图33示意性地示出了能量束辐照过程的实施例；以及

图34示意性地示出了显影过程的实施例。

具体实施方式

图1为半导体器件的第一实施例的局部示意性截面图。

半导体器件包括衬底10、形成在衬底10的一个主平面11的一部分之上的绝缘膜20以及形成在绝缘膜20之上的导电部分30，并且具有其中主平面11、绝缘膜20和导电部分30用绝缘膜40覆盖的结构1A。