[发明专利]一种多晶片系统

说明书

技术领域

本发明总体涉及集成技术。具体地，本发明涉及片上系统（System-on-Chip（SOC））设计，具体是涉及用于在包括多个芯片层的多芯片系统内的片上系统的电压岛设计。

背景技术

对于片上系统设计来说，功耗是一项重要的考虑因素。制造工艺的快速发展使得设计师能够在单个芯片上集成更多的功能。然而，在单个芯片上集成更多的功能对功耗预算施加了很多严格限制。

多个电压岛的使用是一种降低功耗的方法。通过利用为不在关键路径上的设计的部分提供更低的电压以降低动态和泄漏功耗这一想法，多个电压岛概念能够降低提供至芯片的不同部分的电压的成本，并且多个电压岛概念涉及将多个核集中成在相同电压下运行的电压岛，并对该电压岛内的模块提供单个电压。

例如，图1显示了传统2D芯片系统100的示意性例子，该系统100具有三个电压岛A、B和C。如图1所示，块（block）b1-b3在电压岛C内，并且在V_dd=1.4V下运行，该电压是芯片级电压。块b4、b5和b6在电压岛A内并且在V_dd=1.3V的更低的电压下运行，块b7、b8和b9在电压岛B内并且在V_dd=1.2V的电压下运行。

发明内容

虽然电压岛技术能够缓和二维（2D）片上系统设计中的功耗问题，但是其在电源布线、预布局（floor planning）、时序收敛（timing closure）和与区域和延迟相关的电平转换器的花费等方面使得芯片设计工艺更加复杂。因此，如何有效地将相容的、具有相同的电压的块聚集在一起而不会干扰诸如导线长度和关键路径时序等其它设计尺度是一个很关键的问题。具体地，存在着一些限制在2D SOC设计中使用电压岛的益处的限制因素，例如：在2D SOC设计中建立多个电源轨（power supply rails）增加了该设计的复杂性，并增加了芯片的尺寸；由于需要在两个电压岛之间进行电平转换，导致难以实现细粒度的电压岛设计；以及由于所有的设计都设置在相同的硅片上，因此不容易确保电压域的隔离。

为了缓解上述问题，本发明的各个方面提供了一种在多芯片系统中的电压岛设计，该系统包括多个竖直堆叠并经由硅穿孔（Through-Silicon-Via（TSV））连接件电连接的芯片层。

在体现本发明第一方面的示例性实施方式中，提供了一种多芯片系统。该系统包括多个竖直堆叠并通过TSV连接件电连接的芯片层，其中所述多个芯片层中的至少一个包括单个电压域。

在体现本发明第二方面的示例性实施方式中，提供了一种在多芯片系统中配置电压岛的方法。该多芯片系统包括多个竖直堆叠并通过TSV连接件电连接的芯片层，该方法包括将所述多个芯片层中的至少一个配置成具有单个电压域。

本申请的下文描述了本发明的其它方面和实施方式。

附图说明

附图以示例的方式图示了本发明，其并不构成对本发明的限制。在附图中相同的数字表示相同的部件，其中：

图1显示了具有三个电压岛A、B和C的2D芯片系统100的示意性实施例；

图2显示了根据示例性实施方式的多芯片系统200的示意图；

图3显示了根据示例性实施方式的多芯片系统300的示意图；

图4显示了根据示例性实施方式的多芯片系统400可灵活配置的示意图；以及

图5为本发明的在多芯片系统中配置电压域的方法的流程示意图

具体实施方式

下面将参照附图中所示的一些实施例具体描述本发明的一些示例性实施方式。在下文的描述中，描述了一些具体的细节以提供对本发明的更深的理解。然而，对于本领域的技术人员来说显而易见的是，即使不具有这些具体细节中的一些，本发明也可被实施。另一方面，一些公知的工艺步骤和/或结构没有被详细描述以避免不必要地使本发明变得难以理解。