[发明专利]一种检测多晶硅残留的测试结构

说明书

技术领域

本发明涉及一种测试结构，尤其涉及一种检测多晶硅残留的测试结构。

背景技术

现有的多晶硅测试结构仅应用于WAT测试，侦测参数为多晶硅间介质的漏电。目前的测试结构如图1所示，高压测试焊盘1和低压测试焊盘2各自连接金属线3，金属线3上设置多晶硅4，多晶硅4呈梳状设置，但是由于面积有限、间距设计过大、方向单一等，导致很难侦测到多晶硅残留，无法及早改善工艺缺陷，对后续良率及可靠性产生较大的影响。

中国专利（CN103151256A）公开了一种去除栅极边墙下残留多晶硅的干法刻蚀方法，该方法在常规的多晶硅引线干法刻蚀工艺流程的末尾，增加一步多晶硅的各向同性过刻蚀，将栅极边墙下的凹口内残留的多晶硅刻蚀掉。本发明通过在多晶硅引线回路刻蚀工艺中加入一步对氧化膜选择比较高、多晶硅刻蚀速率很高的各向同性刻蚀工艺步骤，彻底清除了栅极边墙下凹口内的多晶硅残留，从而提高了器件的电学性能和产能。

中国专利（CN103094102A）本发明公开了一种去除双极型晶体管工艺中发射极多晶硅刻蚀残留的方法，生长基区锗硅外延层后，在基区锗硅外延层上生长一层氧化膜，然后通过干法刻蚀氧化膜和锗硅外延层形成双极型晶体管的基极，采用湿法清晰去除基极上面的氧化膜，再淀积由氧化膜和氮化膜组成的介质膜，刻蚀介质膜形成发射极窗口，在其上淀积发射极多晶硅并进行离子注入，刻蚀形成发射极。本发明利用形成发射极窗口的介质层填充了外基区多晶硅两侧的端面，从而阻止了发射极多晶硅刻蚀时在基极多晶硅两侧的残留，解决了发射极多晶硅刻蚀残留的问题，从而解决了基极和集电极漏电的风险，降低了基极多晶硅和深接触孔的距离，提高了器件的集成度。

发明内容

有鉴于此，本发明提出一种检测多晶硅残留的测试结构，以解决上述由于面积有限、间距设计过大、方向单一等，导致很难侦测到多晶硅残留，无法及早改善工艺缺陷，对后续良率及可靠性产生较大的影响的问题。

为达到上述目的，本发明的技术方案是这样实现的：

一种检测多晶硅残留的测试结构，其中，包括高压测试焊盘、低压测试焊盘、金属线和多晶硅组排；

所述多晶硅组排包括若干纵向平行排列的多晶硅和若干横向平行排列的多晶硅，部分所述若干横向平行排列的多晶硅通过一第一金属线与所述低压测试焊盘连接，其余所述若干横向平行排列的多晶硅通过一第二金属线与所述高压测试焊盘连接；部分所述若干纵向平行排列的多晶硅通过所述第一金属线与所述低压测试焊盘连接，其余所述若干纵向平行排列的多晶硅通过所述第二金属线与所述高压测试焊盘连接；

其中，在所述若干纵向平行排列的多晶硅中，与所述高压测试焊盘连接的多晶硅和与所述低压测试焊盘连接的多晶硅之间为间隔分布；在若干横向平行排列的多晶硅中，与所述高压测试焊盘连接的多晶硅和与所述低压测试焊盘连接的多晶硅之间为间隔分布。。

上述检测多晶硅残留的测试结构，其中，在所述若干纵向平行排列的多晶硅中，与所述高压测试焊盘连接的多晶硅和与所述低压测试焊盘连接的多晶硅长度和宽度相等。

上述检测多晶硅残留的测试结构，其中，在所述若干横向平行排列的多晶硅中，与所述高压测试焊盘连接的多晶硅和与所述低压测试焊盘连接的多晶硅长度和宽度相等。

上述检测多晶硅残留的测试结构，其中，在所述若干纵向平行排列的多晶硅中，与所述高压测试焊盘连接的任意一个多晶硅和与其相邻的两个连接于所述低压测试焊盘的多晶硅之间的距离相等。

上述检测多晶硅残留的测试结构，其中，在所述若干横向平行排列的多晶硅中，与所述高压测试焊盘连接的任意一个多晶硅和与其相邻的两个连接于所述低压测试焊盘的多晶硅之间的距离相等。

上述检测多晶硅残留的测试结构，其中，在所述若干横向平行排列的多晶硅中，连接于所述低压测试焊盘的多晶硅和连接于所述高压测试焊盘的多晶硅数量相等。

上述检测多晶硅残留的测试结构，其中，在所述若干纵向平行排列的多晶硅中，连接于所述低压测试焊盘的多晶硅和连接于所述高压测试焊盘的多晶硅数量相等。

本发明由于采用了上述技术，产生的积极效果是：

通过本发明的使用，多晶硅残留的检测对于半导体制程是非常关键的技术，对于提高产品的良率和可靠性非常重要。新设计的测试结构在晶圆端可以进行有效检测，及时发现和改善工艺条件，降低品质风险成本。

附图说明

构成本发明的一部分的附图用来提供对本发明的进一步理解，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：