[发明专利]半导体装置及其制造方法

说明书

技术领域

本发明涉及半导体装置及半导体装置的制造方法。

背景技术

作为功率用半导体装置的功率MOSFET（Metal Oxide Semiconductor Field Effect Transistor））或IGBT（Insulated Gate Bipolar Transistor）等半导体装置的封装件，考虑到制造成本及生产率等方面，大多以通过传递模塑成型实现的树脂封装形成。在功率用半导体装置中使用其主流基材即Si（硅）及SiC（碳化硅）的情况下，也大多通过传递模塑成型进行树脂封装。

例如，在专利文献1中公开了一种树脂封装的半导体装置。此外，公开了一种在专利文献1的情况下考虑到装置小型化及配线便利性，而使直立在封装树脂表面上的电极露出的构造。

另外，在专利文献2中，在传递模塑成型的半导体装置中，为了减少功率损耗，代替将发射极电极和引线端子经由接合线连接，使用将电极之间直接连接的直接引线接合方式。另外，将直立地接合在配置于芯片上的板电极上的电极柱，设置为露出至外部。

关于功率用半导体装置，在将以SiC为代表的能够在高温下动作的材料作为基材的元件的应用方面推进开发，要求能够实现高温动作、并且能够大容量化的构造。

在上述半导体装置中，在希望以不增大装置尺寸的状态进一步实现大容量化的情况下，例如，如在专利文献3中公开所示，需要通过在控制基板的下方配置半导体元件的电极等而有效地利用装置内的空间。

专利文献1：日本专利第5012772号公报

专利文献2：日本特开2012-74543号公报

专利文献3：日本特开2006-303006号公报

但是，在专利文献3中公开的这种构造中，在控制基板和半导体元件之间具有经由引线框架进行的连接等，从而存在容易使制造工序变得复杂的问题。

发明内容

本发明就是为了解决上述问题而提出的，其目的在于提供一种能够实现大容量化，并且能够容易地制造的半导体装置及半导体装置的制造方法。

本发明的一个方式涉及的半导体装置具有：板状的电极部件；在所述电极部件上设置的一体化绝缘片；以及在所述一体化绝缘片上设置的控制基板，该半导体装置的特征在于，具有使所述电极部件和所述控制基板通过所述一体化绝缘片形成为一体的基板一体型电极。

本发明的一个方式涉及的半导体装置的制造方法，其特征在于，具有：（a）在板状的电极部件上设置一体化绝缘片的工序；（b）在所述一体化绝缘片上设置控制基板，将所述电极部件和所述控制基板经由所述一体化绝缘片形成为一体的工序；以及（c）将在所述工序（b）中形成为一体而得到的基板一体型电极与半导体元件电连接的工序。

发明的效果

根据本发明的上述方式，具有经由一体化绝缘片将电极部件和控制基板形成为一体的基板一体型电极，从而能够实现大容量化，并且，能够容易地制造。

附图说明

图1是表示本发明的实施方式涉及的半导体装置中的基板一体型电极的制造工序的图。

图2是表示本发明的实施方式涉及的半导体装置中的基板一体型电极的制造工序的图。

图3是表示本发明的实施方式涉及的半导体装置中的基板一体型电极的制造工序的图。

图4是表示本发明的实施方式涉及的半导体装置中的基板一体型电极的制造工序的图。

图5是表示本发明的实施方式涉及的半导体装置中的基板一体型电极的制造工序的图。

图6是本发明的实施方式涉及的半导体装置的俯视图。

图7是本发明的实施方式涉及的半导体装置的剖视图。

图8是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图9是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图10是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图11是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图12是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图13是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图14是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图15是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图16是表示本发明的实施方式涉及的半导体装置的制造工序的图。

图17是表示本发明的实施方式涉及的半导体装置的制造工序的图。