[发明专利]用于晶片级封装的焊料疲劳中止

说明书

相关申请的交叉参考

根据35U.S.C.§119（e），本申请要求2013年3月14日提交的发明名称为“用于晶片级封装的焊料疲劳中止（SOLDER FATIGUE ARREST FOR WAFER LEVEL PACKAGE）”的美国临时申请号61/782,465的优先权。本申请也是根据35U.S.C.§120的2012年2月15日提交的发明名称为“具有包括内柱状结构的焊料凸块组件的晶片级封装（WAFER-LEVEL PACKAGE DEVICE HAVING SOLDER BUMP ASSEMBLIES THAT INCLUDE AN INNER PILLAR STRUCTURE）”的美国专利申请号13/396,804的续篇。美国临时申请号61/782,465和美国专利申请号13/396,804在此处完全并入作为参考。

技术领域

本发明涉及一种晶片级封装以及一种形成晶片级封装的方法。

背景技术

半导体组件始终存在的目的是提供更小、更薄、更冷且以高生产率和不昂贵的价格制造的用于封闭/包覆（enclosing/encasing）半导体器件的封装。半导体封装的一个类型是塑料双列直插式封装（Plastic Dual In-line Package，简称PDIP）。半导体封装的另一个类型是欧翼型小外形封装（gull-wing Small Outline package）。这些半导体封装通常包括从封装的侧面延伸的引线（连接器）。半导体封装的其它类型是扁平无引线封装，例如双扁平无引线（DFN）和方形扁平无引线（QFN）封装。DFN封装仅在封装底部的周缘两侧上具有引线焊盘（lead lands），同时QFN封装在封装底部的四侧上具有引线焊盘。

一些DFN和QFN封装的尺寸可在具有3个引线焊盘的1毫米×2毫米的封装到具有68个引线焊盘的10毫米×10毫米的封装的范围内变动。因为引线框架处于封装的底部上，当与具有类似尺寸和引线数的带引线封装相比时扁平无引线封装能提供优良的热性能。此外，在扁平无引线构造中，模片连接垫（die-attach-pad）可被暴露在封装的底部外表上，使得它可被直接焊接于印刷电路板，并且提供用于热量从封装散失的直接路径。暴露的模片连接垫——常常被称为暴露的导热垫——可以极大地改善从集成电路封装传出并进入印刷电路板的热传递。

发明内容

一种晶片级封装（wafer level package），包括晶片、晶片设置的用于将晶片连接于电路的引线、以及引线设置的芯部。在一些实施例中，晶片设置的引线包括铜柱，并且芯部被镀到所述铜柱上。在一些实施例中，芯部是网镀到引线上的聚合物。在一些实施例中，芯部从所述引线延伸至少大约35微米（35μm）～50微米（50μm）。在一些实施例中，芯部覆盖引线表面积的至少大约1/3～1/2。在一些实施例中，芯部包括从引线延伸的螺柱形状。在一些实施例中，芯部垂直延伸越过引线。在一些实施例中，芯部沿引线纵向延伸。此外，芯部的一部分垂直于纵向芯部延伸。

提供这个概要从而以简化形式介绍对原则的选择，下面将更进一步如下所述详细说明。该概要不意图识别所要求主题的关键特征或基本特征，也不意图用于有助于确定所要求主题的范围。

附图说明

下面参照附图进行详细说明。说明书和附图的不同实例中的相同附图标记的使用指示类似或相同的事项。

图1A是示出被构造为连接于印刷电路板用于温度循环测试的晶片级封装的平面图。

图1B是在温度循环测试期间发生在晶片级封装与印刷电路板之间连接部的封装侧上的焊接裂缝的截面侧视图。

图2是示出在温度循环测试期间发生在晶片级封装与印刷电路板之间连接部的封装侧上的焊接裂缝的局部截面侧视图。

图3是示出根据本发明示例实施例的连接于印刷电路板的晶片级封装的局部截面侧视图，其中晶片级封装与印刷电路板之间的连接部包括非疲劳芯部。

图4是示出根据本发明示例实施例的晶片级封装的立体图，其中设置在晶片级封装上的连接部包括多个螺柱形非疲劳芯部。

图5是示出根据本发明示例实施例的另一个晶片级封装的立体图，其中设置在晶片级封装上的连接部包括多个螺柱形非疲劳芯部和垂直延伸越过晶片级封装引线的多个非疲劳芯部（non-fatigue core）。