[发明专利]用于接置半导体装置的层结构及其制法

说明书

技术领域

本发明涉及一种用于接置半导体装置的层结构及其制法，特别是指一种可提升良率的用于接置半导体装置的层结构及其制法。

背景技术

在半导体领域中，为了追求体积较小又兼具成本较低的产品设计，遂有业者将铜层(Cu layer)形成于载体上，并将绝缘层形成于该载体上以包覆该铜层，再藉由蚀刻方式移除该载体，藉此形成厚度相对较薄的层结构。

图1A至图1D为绘示现有技术的用于接置半导体装置的层结构及其制法的剖视示意图。

如图1A所示，先以电镀方式形成第一铜层11于载体10上。

如图1B所示，再以该电镀方式形成第二铜层12于该第一铜层11上。

如图1C所示，形成绝缘层13于该载体10上以包覆该第一铜层11及该第二铜层12，并外露出该第二铜层12的顶面121。

如图1D所示，藉由蚀刻方式移除该载体10以外露出该第一铜层11的底面111，藉此形成一用于接置半导体装置的层结构1。

上述现有技术的缺点，在于其需藉由蚀刻方式移除该载体10，但蚀刻制程通常不易控制该载体10的蚀刻深度，加上为了追求该用于接置半导体装置的层结构1的轻薄特性，一般会将该第一铜层11与该第二铜层12的厚度做得较薄，故在蚀刻该载体10时，很容易地侵蚀到该第一铜层11或该第二铜层12，导致该用于接置半导体装置的层结构1于制作上存有一定程度的困难度。

因此，如何克服上述现有技术的问题，实已成目前亟欲解决的课题。

发明内容

本发明的主要目的为提供一种用于接置半导体装置的层结构及其制法，能降低该用于接置半导体装置的层结构的制作难度，并提升产品良率。

本发明的用于接置半导体装置的层结构，其包括：第一胶体，其具有第一底面；多个第一导电组件，其嵌埋于该第一胶体内，且其均具有外露于该第一胶体的第一底面的第一端部；线路层，其具有相对的第一表面与第二表面，并形成于该些第一导电组件的第一端部上；多个第二导电组件，其形成于该线路层的第二表面上，并经由该线路层电性连接该些第一导电组件；以及第二胶体，其形成于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。

该第一胶体可具有第一顶面，该第二胶体可具有第二底面，该些第一导电组件均具有外露于该第一胶体的第一顶面的第二端部，该些第二导电组件均具有外露于该第二胶体的第二底面的第三端部。

该用于接置半导体装置的层结构可包括芯片，其设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。

该用于接置半导体装置的层结构可包括芯片及/或电路板，该芯片可设置于该第一胶体的第一顶面上，并电性连接该些第一导电组件的第二端部，该电路板可设置于该第二胶体的第二底面上，并电性连接该些第二导电组件的第三端部。

该线路层的厚度可小于300微米(μm)，而该线路层的材质可为金、铜、铁、钢或铜镍钯合金等。

本发明还提供一种用于接置半导体装置的层结构的制法，其包括：提供一具有导电层、多个第一导电组件、多个第二导电组件与第一胶体的基材，该导电层具有相对的第一表面与第二表面，该些第一导电组件与该些第二导电组件分别形成于该导电层的第一表面及第二表面上，该第一胶体形成于该导电层的第一表面上以包覆该些第一导电组件；移除部分该导电层以形成线路层，以使该些第一导电组件分别经由该线路层电性连接该些第二导电组件；以及形成第二胶体于该第一胶体的第一底面上以包覆该线路层及该些第二导电组件。

该基材的制程可包括：形成该些第一导电组件于该导电层的第一表面上；形成该第一胶体于该导电层的第一表面上以包覆该些第一导电组件；以及形成该些第二导电组件于该导电层的第二表面上。

该用于接置半导体装置的层结构的制法可包括：自该第一胶体的第一顶面对该第一胶体进行薄化作业以外露出该些第一导电组件的第二端部；以及自该第二胶体的第二底面对该第二胶体进行薄化作业以外露出该些第二导电组件的第三端部。

该用于接置半导体装置的层结构的制法可包括：设置芯片于该第二胶体的第二底面上，并电性连接该芯片与该些第二导电组件的第三端部。

该用于接置半导体装置的层结构的制法可包括：设置芯片于该第一胶体的第一顶面上，并电性连接该芯片与该些第一导电组件的第二端部；以及设置电路板于该第二胶体的第二底面上，并电性连接该电路板与该些第二导电组件的第三端部。

该导电层为导电薄膜且其厚度可小于300微米，而该导电层的材质可为金、铜、铁、钢或铜镍钯合金。