[发明专利]半导体功率器件及其制造方法

说明书

提供了一种半导体功率器件及其制造方法。所述半导体功率器件包括：第一导电型半导体衬底；形成在半导体衬底上的外延层；形成在半导体衬底和外延层中的第二导电型阱；形成在阱中的漏极区；将栅极区与漏极区绝缘的氧化物层；形成在阱中的第一导电型埋层；围绕埋层的第二导电型漂移区；以及形成在埋层与氧化物层之间的第二导电型TOP区。

相关申请的交叉引用

本申请要求于2013年6月4日提交至韩国知识产权局的韩国专利申请第10-2013-0064269号的权益，出于全部目的将其全部内容通过引用并入本文。

技术领域

以下描述涉及半导体功率器件及其制造方法，例如，涉及具有至少一个埋层的半导体功率器件及其未利用高能离子注入工艺的制造方法，该埋层是通过在高压横向DMOS(LDMOS)中添加一个或更多个外延层而形成的。

背景技术

具有高开关频率和低功耗的MOSFET器件已被广泛用于功率转换和调节电路。存在被称为双扩散DMOS晶体管的多种类型功率MOSFET器件。例如，存在被称为垂直双扩散金属氧化物半导体(VDMOS)的垂直型DMOS晶体管。此外，存在被称为横向双扩散金属氧化物半导体(LDMOS)的横向型DMOS晶体管。

与利用体硅衬底的制造工艺相比，当绝缘体上硅(SOI)衬底用于制造功率集成电路(功率IC)时，可以简化制造工艺。然而，对于大多数目的，这种制造工艺的实际应用中SOI衬底的成本过高。

VDMOS晶体管具有大功率处理能力。然而，与LDMOS晶体管相比，VDMOS晶体管较难以以IC技术来实现。因而，LDMOS器件被广泛地用作用于控制、逻辑和功率的开关。LDMOS器件需要高击穿电压以承受高施加电压。同时，这些器件需要低导通电阻以使传导损耗最小化。

在1980年代初已开发出降低表面电场(RESURF)结构，所述降低表面电场(RESURF)结构降低了在MOSFET的漏极区中的峰值电场以同时获得高击穿电压和低导通电阻。然而，在传统技术的RESURF处理中，需要通常大于1MeV的高能离子注入工艺来形成P型埋层，以实现足以形成第一传导路径的深度。此外，在必须形成另外的P型埋层以进一步减少电阻的情况下，甚至必需更高的离子注入能量来形成另外的P型埋层。例如，可能必需涉及到大于2MeV的注入工艺，而这在许多器件制造设备中可能是不可行的。

发明内容

在一个一般性的方面，提供了一种半导体功率器件，包括：第一导电型半导体衬底；形成在半导体衬底上的外延层；形成在半导体衬底和外延层中的第二导电型阱；形成在阱中的漏极区；将栅极区与漏极区绝缘的氧化物层；形成在阱中的第一导电型埋层；围绕埋层的第二导电型漂移区；以及形成在埋层与氧化物层之间的第二导电型TOP区。

半导体功率器件的一般性的方面可以包括多个埋层和多个漂移区，多个漂移区各自围绕所述多个埋层中的埋层，并且所述多个埋层可以在氧化物层下方沿垂直方向彼此间隔开，并且所述多个漂移区可以彼此部分重叠。

外延层可以为第一导电型外延层。漂移区可以完全包围埋层。TOP区可以形成在介于氧化物层与埋层之间的沟道中并沿着水平方向朝向栅极区延伸。

氧化物层可以包括选自局部硅氧化(LOCOS)氧化物层、片状氧化物层(plate-shaped oxide layer)以及浅沟槽隔离(STI)层中的一种。

半导体功率器件的一般性的方面还可以包括形成在外延层的没有形成阱的部分中的第一导电型本体区。

漏极区可以形成为沟槽结构，并且漏极区可以接触漂移区的一端和埋层的一端。

半导体功率器件的一般性的方面可以包括多个外延层，第一导电型外延层为该多个外延层中之一。