[发明专利]用于实施基于地址的SRAM访问协助的系统和方法

说明书

本发明根据由DOE所颁发的LLNS转包B599861在政府的支持下以及根据由DARPA所颁发的协议HR0011-13-3-0001在政府的支持下做出。政府对本发明具有一定权利。

优先权声明

本申请是于2013年1月23日所提交的13/748,499号美国专利申请（代理人案号NVIDP860/SC-12-0334-US1）的部分继续申请，其整体内容通过引用并入本文。

技术领域

本发明涉及存储电路，并且更具体地，涉及访问协助。

背景技术

静态随机存取存储器（SRAM）阵列有时设计为包括电压协助电路以改进性能。具体地，电压协助可以改进读取自和写入至SRAM单元的能力，并且可以防止所存储的值在读和写操作期间被无意地翻转。现有的协助机制典型地被设计用于最坏情况，以对宽范围的操作条件和制造变化负责。这可导致协助电路相对大并且消耗大量电力。

因此，存在对于解决访问可靠性的问题和/或与现有技术相关联的其他问题的需求。

发明内容

提供用于实施基于地址的存储器访问协助的系统和方法。接收用于存储器访问的地址并且基于地址确定存储器访问被使能用于与地址相对应的至少一个存储单元。将访问协助应用到至少一个存储单元以实施存储器访问。

附图说明

图1A示意性地示出可以被提供有本文所描述的电压提升机制的实施例的示范性SRAM阵列。

图1B示意性地示出根据一个实施例的、图1A的SRAM阵列的SRAM单元。

图2A示意性地示出根据一个实施例的、用于在SRAM字线上提供经提升电压的电压提升电路的示例。

图2B示出根据一个实施例的、在图2A的电压提升电路的操作期间出现的示范性波形。

图3A示意性地示出根据一个实施例的、用于在SRAM位线上提供经提升电压的电压提升电路的示例。

图3B示出根据一个实施例的、在图3A的电压提升电路的操作期间出现的示范性波形。

图4A和4B示出根据一个实施例的、用于向SRAM线提供可变水平的电压协助的示范性电容器阵列。

图5示意性地描绘根据一个实施例的、用于基于地址和其他参数/条件提供可变水平的电压提升的机制。

图6示出根据一个实施例的、用于实施基于地址的存储器访问协助的方法的流程图。

图7A示出根据一个实施例的、耦连到可编程访问协助单元700的、图1B的存储单元电路。

图7B示出根据一个实施例的、用于生成用来实施基于地址的存储器访问协助的一个或多个协助图的方法的流程图。

图8A示出根据一个实施例的、用于实施基于地址的存储器访问协助的方法的另一流程图。

图8B示出根据一个实施例的、用于使用协助图分配存储器的方法的流程图。

图9示出在其中可以实现各先前实施例的各种架构和/或功能性的示例性系统。

具体实施方式

随着技术进步，SRAM设备越来越小并且操作电压已经减小，其提供电力节省和性能改进。然而，随着这些参数被降低，制造容差和操作条件固有的可变性具有负面影响设备性能的较大潜力。特别是，这些改进允许具有较低电荷（charge）水平的存储器状态的存储。然而，这可以增加设备被噪声源（例如环境电磁噪声、由其他系统部件所辐射的噪声、电源噪声等）、被漏电流等所不利影响的可能性。具体的设计挑战包括确保可靠地读取自和写入至单元以及在读和写操作期间避免存储器状态的无意损坏的能力。

电压协助可以用来解决这些挑战并且确保面对减小的电压和物理维度的成功的操作。例如，各种信号、节点等可以被提升超出由用来另行操作存储器存储单元的正和负供电所界定的范围。如本文所使用的，术语“电压提升”等将用来指代存储器单元的电压供电范围之外的任何电压，并且可以因此意指例如将信号/节点增加到正供电之上的电平或负供电之下的电平。