[发明专利]一种自动对正/反向IRIG‑B码解码方法

说明书

技术领域

本发明涉及一种自动对正/反向IRIG-B码解码方法，并通过基于高稳晶振的滤波补偿算法，输出准确度高、波动小、长期稳定性好的串口时间信息和秒脉冲的方法，具体涉及对正/反向IRIG-B码解码，基于高稳晶振输出串口时间信息和秒脉冲的方法。

背景技术

电力系统自动化设备对时间的要求越来越高，以便数据信息的统一、事件时间的统一、事故调查的统一。当前电力故障分析中，行波测距要求时间准确度高达1us。传统的IRIG-B解码方法不仅不能自动识别正/反向，而且也不具备时间滤波补偿的功能。不能自动设别IRIG-B码的方向，会导致系统的兼容性不好；不具备时间滤波补偿功能会导致时间的准确度较低。

发明内容

本发明针对上述现有技术存在的问题作出改进，即本发明要解决的技术问题是提供一种自动对正/反向IRIG-B码解码，这种自动对正/反向IRIG-B码解码方法，输出的时间信息准确度高、波动小、长期稳定性好。

为了解决上述技术问题，本发明提供了如下的技术方案：

一种自动对正/反向IRIG-B码解码方法，高稳晶振时钟模块为所有模块提供时钟，并配合时间滤波补偿算法提高时钟精度；通过IRIG-B码方向识别模块识别出IRIG-B码的方向并将其转化为所需的IRIG-B码，为识别IRIG-B码准时延模块提供正向的IRIG-B码；识别IRIG-B码准时沿模块提取出IRIG-B码的准时沿，为识别IRIG-B信息码模块、秒脉冲模块、串口报文模块提供时间戳；识别IRIG-B码信息码模块为串口报文提供时间信息；秒脉冲模块输出秒脉冲，可以为对时设备提供秒脉冲对时服务；串口报文模块输出串口报文，可以为对时设备提供串口对时服务。

时钟模块的频率为100MHz。

100MHz时钟是通过FPGA的PLL锁相环，将外部的20MHz时钟进行倍频产生100MHz时钟，为其他模块提供高稳时钟信号。

IRIG-B码输入方向模块在一秒内对8ms脉冲的进行计数，为其他模块提供所需的IRIG-B码。裁决机制如下：如果8ms脉冲的个数小于等于十个，则输入的IRIG-B码为正方向；如果8ms脉冲的个数大于十个，则输入的IRIG-B码为反方向。

综上，本发明的优点在于基于高稳晶振的时间融合滤波补偿技术，采用FPGA芯片强大的逻辑计算功能自动识别IRIG-B码方向，同时依据高稳时钟建立RTC时钟模型，采用滤波补偿 技术，从而保证输出的时间准确度高到200ns，完全可以满足电力系统设备对时间准确度的要求。

附图说明

附图用来提供对本发明的进一步理解，并且构成说明书的一部分，与本发明的实施例一起用于解释本发明，并不构成对本发明的限制。在附图中：

图1是本发明的一个较佳的实施例框图；

图2是100MHz时钟的框图；

图3是IRIG-B码输入方向模块的框图；

图4是识别IRIG-B码的准时沿模块的框图；

图5是识别IRIG-B的信息码模块的框图；

图6是秒脉冲模块的框图；

图7是串口报文模块的框图。

具体实施方式

如图1-5所示，本发明公开一种自动对正/反向IRIG-B码解码方法，采用高稳晶振时钟模块为所有模块提供时钟，并配合时间滤波补偿算法提高时钟精度；通过IRIG-B码方向识别模块识别出IRIG-B码的方向并将其转化为所需的IRIG-B码，为识别IRIG-B码准时延模块提供正向的IRIG-B码；识别IRIG-B码准时沿模块提取出IRIG-B码的准时沿，为识别IRIG-B信息码模块、秒脉冲模块、串口报文模块提供时间戳；识别IRIG-B码信息码模块为串口报文提供时间信息；秒脉冲模块输出秒脉冲，可以为对时设备提供秒脉冲对时服务；串口报文模块输出串口报文，可以为对时设备提供串口对时服务。

时钟模块的频率为100MHz。

100MHz时钟是通过FPGA的PLL锁相环，将外部的20MHz时钟进行倍频产生100MHz时钟，为其他模块提供高稳晶振信号。

IRIG-B码方向模块在一秒内对8ms脉冲的进行计数，为其他模块提供正方向的IRIG-B码。裁决机制如下：如果8ms脉冲的个数小于等于十个，则IRIG-B码为正方向；如果8ms脉冲的个数大于十个，则IRIG-B码为反方向。