[发明专利]显示单元及其制造方法和电子设备

说明书

相关申请的交叉引用

本申请要求于2013年1月28日提交的日本在先专利申请JP2013-13555的权益，其全部内容通过引用的方式并入本文。

技术领域

本技术涉及一种具有设有例如薄膜晶体管（TFT）的半导体层的显示单元及其制造方法，和包括该显示单元的电子设备。

背景技术

显示单元（诸如有机电致发光（EL）显示单元）是辉度由有机发光二极管中流动的电流控制的显示装置。因此，在这样的显示单元中，存在的缺点是通常用作开关元件的低温多晶硅TFT的特性的不均匀性很容易被表现为显示不均匀。

为了解决上述缺点，在近年来的有机EL显示单元中，已经报告了通过设计驱动电路来提高显示性能从而解决TFT的特性的不均匀的方法。与此相反，出于诸如以下原因，例如，与液晶显示单元相比，在有机EL显示单元中所使用的TFT的数量和其中所使用的配线电路的数量增加，电容器的面积增加，由此，有机EL显示单元的电路复杂化。因此，在有机EL显示单元中，存在的缺点是布局空间密集，短路故障的数量增加，且产量降低。

由于干法蚀刻形成比较厚的配线层以便减少电阻从而引入灰尘导致短路故障。因此，例如，如在日本未经审查的专利申请特开H09-127555号中所描述的，已经公开了使用湿法蚀刻的方法作为配线层的加工技术。

发明内容

配线层也用作用于与外部电路（诸如柔性印刷电路）连接的端子部，并通过安装构件连接到外部电路。然而，由于直到层压安装构件为止，配线层被暴露为端子部的最上表面，所以存在的缺点是，在其它湿法蚀刻步骤（诸如加工显示元件的像素电极的步骤）中配线层被破坏，从而导致显示性能的变化。

期望提供一种能够抑制显示性能变化的显示单元及其制造方法，和电子设备。

根据本技术的实施方式，提供了一种显示单元，包括：显示层，包括像素电极；半导体层，设置在显示层下方的层中，半导体层包括配线层，配线层包括可由蚀刻剂移除的材料，像素电极也能由蚀刻剂移除；以及端子部，被配置为将半导体层电连接到外部电路，端子部包括由与配线层的材料相同的材料制成的第一导电层。

根据本技术的实施方式，提供了一种制造显示单元的方法，该方法包括：（A）在基板上的半导体层中形成配线层，以及在端子部中形成第一导电层，第一导电层由与配线层的材料相同的材料制成；（B）在半导体层和第一导电层上形成作为连续膜的像素电极，像素电极构成显示层，且像素电极由能够被蚀刻剂移除的材料制成，配线层也能由蚀刻剂移除；以及（C）移除第一导电层上的部分或全部像素电极以形成端子部。

根据本技术的实施方式，提供了一种具有显示单元的电子设备，显示单元包括：显示层，包括像素电极；半导体层，设置在显示层下方的层中，半导体层包括配线层，该配线层包括由蚀刻剂能够移除的材料，像素电极也可由该蚀刻剂移除；以及端子部，被配置为将半导体层电连接到外部电路，端子部包括由与配线层的材料相同的材料制成的第一导电层。

在根据本技术的上述实施方式的显示单元、及其制造方法和电子设备中，配线层和像素电极由可被相同的蚀刻剂移除的材料形成。端子部包括至少形成在与形成配线层的步骤相同的步骤中形成的第一导电层。在形成端子部的步骤中，成为像素电极的金属膜形成在第一导电层上，且随后移除第一导电层上的部分或全部金属膜。因此，减少了由于构成端子部的导电层的蚀刻而引起的损坏。

根据本技术的上述实施方式的显示单元、及其制造方法和电子设备，构成端子部的导电层（第一导电层）形成在与其中形成配线层的步骤相同的步骤中，要成为显示层的像素电极的金属膜形成在导电层上，且随后移除部分或全部金属膜。因此，减少了由于端子部的蚀刻而引起的损坏，且抑制了显示性能的变化。因此，提供了高可靠的电子设备。

应理解，前面的一般描述和下面的详细描述两者都是示例性的，且旨在提供所要求保护的技术的进一步解释。

附图说明

附图被包括在内以提供对本公开内容的进一步理解，并且被并入并构成本说明书的一部分。附图示出实施方式，并与说明书一起用于解释本技术的原理。

图1是示出显示单元的配置的示图。

图2示出图1中所示的像素驱动电路的实例的示图。

图3A是示出根据本公开内容的第一实施方式的显示单元的配置的平面示图。

图3B是图3A中所示的显示单元的横截面示图。

图4A是示出按步骤制造图3A和图3B中所示的显示单元的方法的横截面示图。

图4B是示出图4A的步骤之后的步骤的横截面示图。