[发明专利]一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件

说明书

技术领域

本发明涉及微电子技术领域，尤其涉及一种应用于高速宽带光互连的硅通孔器件的制造方法及其器件。

背景技术

在光电模块中，主要包括两个部分：光学部分芯片和匹配及控制电路。其中，光子芯片主要包括有源和无源的两种。有源的主要包括光电调制器（modulator）、光电探测器（photodetector），无源器件则主要是一些复用/解复用（mux、demux）和光学波导等。电芯片则主要涉及到光电调制器的驱动（Driver）、光电探测器的放大器（跨阻放大器TIA或者限制放大器LA或者其他类型的放大器）、还有其他一些匹配和控制电路，例如时钟恢复（CDR）、串并转换（Serdes）、开关电路（Switches）等。

首先，硅基光传输模块的领域内，目前比较新的技术是把硅基光子器件和电学芯片两者都通过传统CMOS工艺直接印制在硅wafer上，例如Cisco的CPAK100G光模块，还有IBM采用90nm COMS工艺将电学和光学部分（除激光器之外的硅基光子器件）实现片上集成。对于这种采用成熟的COMS工艺来完成光学部分的新技术，很多公司和研究团队认为在设计和量产中会有各种问题出现，例如Intel就认为，按照摩尔定律的发展，COMS的工艺节点势必会越来越小，Intel自己的14nm Broadwell已经宣布会在2014年第一季度开始投产。而对于光子器件而言，其工艺量级还停留在几十微米或者是几百纳米，这个节点的工艺足以保证现有光学器件的性能实现。二者在工艺节点不匹配的发展趋势决定了把光学和电学部分利用同种COMS工艺来完成，显然不合适，从成本控制来考虑，也不是最佳的选择。

其次，比较常见的这类光电模块多是集成在PCB板上，将分立的光芯片和与之对应的电芯片通过wire bonding和Flip-Chip的方式分别进行装配。其中wire bonding方式虽然装配方便，但是因为损耗等问题，在高频高速系统中RC延迟和电感效应明显这些缺陷使其应用受限，需要尽可能缩短wire bonding金线的长度来减小损耗，在未来百吉以太网甚至Tbit传输的系统中，几乎难以应用。Flip-Chip的方式因为采用直接互连的方式，可以很大程度的避免金线的损耗，但是随着COMS芯片工艺节点的不断缩小，而继续降低PCB版的电路线宽和间距难度较大，目前工艺水平仍然停留在微米量级，如果要把已经是封装体的电芯片装配到PCB基板上，显然会增加成本和功耗，也不利于紧凑型、小型化集成。

对于光子器件和电子器件分立贴片的共面装配形式，必须要考虑的一个问题就是贴片空间的分配，要求在光子集成芯片在设计之初不仅要考虑光源的耦合形式和预留相应的空间之外，还需要为电学芯片预留合适的空间，增加了设计人员的设计成本，也不利于光子集成的最优化设计。另一个重要问题是如何兼容光器件的制造工艺和传统MOS器件及金属布线工艺的匹配，在不影响硅基光子器件的提前下，实现光子器件和电子芯片的高速高密度互连。

发明内容

本部分的目的在于概述本发明的实施例的一些方面以及简要介绍一些较佳实施例。在本部分以及本申请的说明书摘要和发明名称中可能会做些简化或省略以避免使本部分、说明书摘要和发明名称的目的模糊，而这种简化或省略不能用于限制本发明的范围。

鉴于上述和/或现有高速宽带光互连的硅通孔器件中存在的问题，提出了本发明。

因此，本发明的一个目的是通过TSV(Through-Silicon Via)技术解决在高速大带宽信息传输中硅基光学互连中光学芯片及其控制电路高速高密度集成.主要针对硅基光子器件单片集成后、在不影响硅基光子器件的提前下采用在wafer背面通过TSV工艺，实现光子器件和电子芯片的高速高密度互连。

为解决上述技术问题，本发明提供了如下技术方案：一种应用于高速宽带光互连的硅通孔器件的制造方法，包括，提供一已经完成光子器件单片集成的半导体衬底，所述半导体衬底具有正面和背面，其上设置有光子器件，所述光子器件具有接触区，所述接触区与电极相连接；自所述背面刻蚀形成绝缘环至所述正面的电极底端边缘处；在所述绝缘环内部以及所述背面填充绝缘材料，使得绝缘环内部及背面形成绝缘层；自背面的绝缘层光刻刻蚀掉所述绝缘环形成的内圆部分形成TSV深孔直至所述正面的电极底端边缘处；在绝缘层上以及TSV深孔内依次沉积阻挡层和种子层，并在TSV深孔中填充导电金属；在背面形成与所述TSV深孔内的导电金属相电性连接的第一RDL和第一凸点，以及第二RDL和第二凸点、第三RDL和第三凸点；将所述第一凸点、第二凸点分别与第一电子器件、第二电子器件相连接。