[发明专利]不改变数据传输波特率而减少数据位宽的变速箱电路及工作方法

权利要求书

1.不改变数据传输波特率而减少数据位宽的变速箱电路，其特征是，包括数据位宽转换电路、计数器生成电路和标志位产生电路，所述计数器生成电路的输出分别连接数据位宽转换电路和标志位产生电路；

所述数据位宽转换电路，用以在相同的波特率下进行不同数据位宽的转换，

a)数据位宽转换电路输入数据的位宽为m，输出数据的位宽为n，m>n；

b)数据位宽转换电路输出数据与输入数据使用同一个时钟；

c)在每个输出时钟的时钟周期下，数据位宽转换电路都输出一个n比特的数据；

d)在进行位宽转换之前，对输入的m比特数据进行多周期延时；

e)根据计数器的值决定变速箱数据的输入和输出，计数器的值为i，2i，…，((m‐n)/k‐1)*i时，暂停输入一个新的m位数据，当前周期继续输出n比特的数据，在计数器的值为((m‐n)/k)*i时，输出n比特数据后，当前周期的保留比特数为零；在计数器的其余数值时，输入新的m位数据，上周期保留的数据作为n位输出数据的低位，当前周期输入的数据填充高位，输入数据的其余比特数作为下一周期的保留数据；其中i为正整数，k为m、n和n‐m的最小公约数；

所述计数器生成电路，用来控制位宽转换的整个过程，

a)接收到数据发送端开始发送数据的信号时，计数器清零；

b)计数器的值由输入数据位宽的值决定；

c)每一个时钟周期，计数器加1；

d)计数器的计数范围是0到m/k‐1；

所述产生标志位电路，用以产生变速箱电路的标志位，当计数器的值为i‐1，2i‐1，…，((m‐n)/k)i‐1时，产生暂停输入标志位送到数据发送模块，使数据发送模块在当前时钟周期下暂停发送一个m位新数据到数据位宽转换电路中。

2.不改变数据传输波特率而减少数据位宽的变速箱电路工作方法，其特征是：变速箱输入数据所用时钟频率是a，输入数据的位宽是m比特，变速箱输出数据所用的时钟频率是a，输出数据位宽是n比特，且m>n，m，n和m‐n的最小公约数为k；变速箱经过m/k个时钟周期才能够完成n/k个m比特到m/k个n比特的数据位宽转换；

a)在开始位宽转换的第一个时钟周期，m比特数据输入，n比特的数据输出，m‐n个比特的数据保留到下一个时钟周期，此时变速箱中保留的本时钟周期数据的比特数r=m‐n；

b)在位宽转换的j个时钟周期，暂停输入m比特数据，n比特数据继续输出，此时变速箱中保留的比特数为r=m‐j*n<n，直到下一个时钟周期；

c)在位宽转换的第j+1个时钟周期，输入m比特数据进变速箱，n比特数据继续输出，此时变速箱中保留的比特数为r=2m‐(j+1)*n，直到下一个时钟周期；

d)在进行到位宽转换的第i个时钟周期时，当变速箱中累积的比特数r=(m‐n)*i>n时，则在第i+1个时钟周期，暂停输入一个新的m位数据进变速箱，同时在当前时钟周期，变速箱继续输出n比特的数据，此时变速箱中积累的比特数为r=(m‐n)*i‐n；

e)在进行到位宽转换的第2i个时钟周期时，当变速箱中保留的比特数r=(m‐n)*(2i‐1)‐n>n，则在第2i+1个时钟周期，暂停输入一个新的m位数据进变速箱，同时在当前时钟周期，变速箱继续输出n比特的数据，此时变速箱中累积的比特数为r=(m‐n)*(2i‐1)‐2n；

f)依次类推，在进行到位宽转换的第((m‐n)/k)*i个时钟周期时，也就是第(m/k)‐1个时钟周期，此时在变速箱中累积的比特数为r=(i*(m‐n)/k‐((m‐n)/k‐1))*(m‐n)‐((m‐n)/k)‐1)*n=n，则在第m/k个时钟周期时，暂停输入一个新的m位数据进变速箱，同时在当前周期，变速箱继续输出n比特的数据，此时变速箱中累积的比特数为r=0，完成n/k个m比特到m/k个n比特的数据位宽转换；

其中i=(m/k‐1)/((m‐n)/k)，j=m/n，i，j的值取整数；当n<m<2n时，j=1；当m>2n时，i=1；步骤a)到f)根据i和j的具体值进行操作；当在第m/k个时钟周期，完成n/k个m比特到m/k个n比特的数据位宽转换后，则重新开始a)到f)的步骤。