[发明专利]半导体封装结构及半导体工艺

说明书

技术领域

本发明涉及一种半导体封装结构及半导体工艺。详言之，本发明涉及一种堆叠半导体封装结构及其半导体工艺。

背景技术

常规堆叠半导体封装结构的制造方法如下，首先，将裸片接合到下衬底的上表面上。接着，置放上衬底，所述上衬底具有多个焊球(Solder Ball)以电连接到所述下衬底的上表面。之后再进行封模工艺，以形成封胶材料于所述上下衬底之间。然而，此种方式中需利用所述焊球做为上下衬底之间的高度控制，所以所述焊球需使用铜核锡球，以防止所述焊球为锡球时会因融锡而无支撑力导致塌陷。然而，所述铜核锡球的成本较锡球高，导致封装成本也随之提高。

发明内容

本揭露的一方面涉及一种半导体封装结构。在一实施例中，所述半导体封装结构包括第一衬底、第二衬底、裸片、多个内连接元件、粘性膜及包覆材料。所述第一衬底具有上表面及多个第一衬底上导电垫。所述第二衬底具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面是面对所述第二衬底的下表面。所述裸片电连接到所述第一衬底的上表面。所述内连接元件连接所述第一衬底上导电垫及所述第二衬底下导电垫。所述粘性膜粘合所述第二衬底的下表面及所述裸片，其中所述粘性膜是由片状体所形成。所述包覆材料位于所述第一衬底的上表面及所述第二衬底的下表面之间，且包覆所述裸片、所述粘性膜及所述内连接元件。

本揭露的另一方面涉及一种半导体工艺。在一实施例中，所述半导体工艺包括以下步骤：(a)将裸片的主动面电连接到第一衬底的上表面，其中所述第一衬底进一步具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；(b)贴附片状粘性膜于所述裸片的背面上；(c)提供第二衬底，其中所述第二衬底具有下表面、多个第二衬底下导电垫及多个内连接元件，所述第二衬底下导电垫是显露于所述第二衬底的下表面，所述内连接元件是位于所述第二衬底下导电垫上；(d)压合所述第二衬底于所述粘性膜上，使得所述第二衬底的下表面粘附于所述粘性膜上，且所述内连接元件接触所述第一衬底上导电垫；(e)进行回焊步骤，使得所述内连接元件熔融而连接到所述第一衬底上导电垫；及(f)施加包覆材料于所述第一衬底的上表面及所述第二衬底的下表面之间，以包覆所述裸片、所述粘性膜及所述内连接元件。

在本实施例中，由于所述粘性膜在烘烤后即可使所述第一衬底及所述第二衬底间固定于预定的距离，因此，每一所述内连接元件可使用整颗锡球，而不需使用铜核锡球做为上下衬底之间的高度控制。因此本发明的封装成本较低。

附图说明

图1显示本发明半导体封装结构的一实施例的剖视示意图。

图1A显示本发明半导体封装结构的另一实施例的剖视示意图。

图1B显示本发明半导体封装结构的另一实施例的剖视示意图。

图1C显示本发明半导体封装结构的另一实施例的剖视示意图。

图2到图9显示本发明半导体工艺的一实施例的示意图。

图10到图12显示本发明半导体工艺的另一实施例的示意图。

具体实施方式

参考图1，显示本发明半导体封装结构的一实施例的剖视示意图。所述半导体封装结构1包括第一衬底10、第二衬底12、裸片14、粘性膜15、多个内连接元件16、包覆材料18及多个下焊球20。

所述第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103及多个第一衬底下导电垫104。在本实施例中，所述第一衬底10是封装衬底，所述第一衬底下导电垫104显露于所述第一衬底10的下表面102，且所述第一衬底上导电垫103显露于所述第一衬底10的上表面101。所述第一衬底下导电垫104是电连接到所述第一衬底上导电垫103。

在本实施例中，所述第一衬底10进一步具有第一上电介质层105及第一下电介质层106。所述第一衬底10的上表面101部分覆盖所述第一上电介质层105，且所述第一衬底10的下表面102部分覆盖所述第一下电介质层106。所述第一衬底上导电垫103显露于所述第一上电介质层105，且所述第一衬底下导电垫104显露于所述第一下电介质层106。此时，所述第一上电介质层105的顶面可视为所述第一衬底10的上表面，且所述第一下电介质层106底面可视为所述第一衬底10的下表面。优选地，所述第一上电介质层105及所述第一下电介质层106是防焊层(Solder Mask)。