[发明专利]制造和测试芯片封装的方法

权利要求书

1.一种生产并测试芯片封装的方法，该方法包括：

生产芯片封装，其中，该芯片封装包括包含集成电路的半导体芯片和被附着到半导体芯片的加强结构，其中，所述芯片封装具有下主面和与下主面相对的上主面，其中，下主面至少部分地由所述半导体芯片的暴露表面形成，并且上主面由所述芯片封装的第一组外部端子焊盘和所述芯片封装的第二组外部端子焊盘被布置在其上的所述加强结构的端子表面形成，其中第一组外部端子焊盘的外部端子焊盘的焊盘尺寸大于第二组外部端子焊盘的外部端子焊盘的焊盘尺寸；以及

执行封装级老化测试。

2.权利要求1的方法，其中，所述下主面由保护层形成。

3.权利要求1的方法，还包括在晶片级执行对所述集成电路的第一功能测试。

4.权利要求1的方法，还包括在生产所述芯片封装之后在封装级执行对所述芯片封装的第二功能测试。

5.权利要求1的方法，其中，生产所述芯片封装包括：

处理晶片以产生集成电路；

将所述晶片分离成半导体芯片；以及

将加强结构附着到半导体芯片。

6.权利要求5的方法，其中，附着加强结构包括：

将至少两个半导体芯片以间隔开的关系放置在临时载体上；以及

在所述至少两个半导体芯片之间施加密封材料以形成密封剂。

7.权利要求6的方法，其中，附着加强结构还包括向所述至少两个半导体芯片和所述密封剂施加电再分配结构。

8.权利要求7的方法，其中，施加所述电再分配结构包括向所述半导体芯片施加金属层，并且具有所述金属层的所述密封材料被电耦合到所述半导体芯片的电极。

9.权利要求8的方法，还包括将所述金属层结构化以形成所述芯片封装的端子焊盘。

10.权利要求9的方法，其中，所述金属层被结构化以形成所述芯片封装的第一组端子焊盘和所述芯片封装的第二组端子焊盘，其中，第一组端子焊盘中的端子焊盘之间的节距大于第二组端子焊盘中的端子焊盘之间的节距。

11.权利要求1的方法，其中，执行所述封装级老化测试包括将所述芯片封装放置在老化测试插座中，其中，多个第一电触点被接纳在所述老化测试插座中且第一电触点实现到第一组端子焊盘中的端子焊盘的电连接。

12.权利要求1的方法，还包括在生产所述芯片封装之后，在封装级执行对所述芯片封装的第二功能测试，其中，执行第二功能测试包括将所述芯片封装放置在功能测试插座中，其中，多个第二电触点被接纳在所述功能测试插座中且第二电触点实现到第一组端子焊盘中的至少一个端子焊盘和第二组端子焊盘中的多个端子焊盘的电连接。

13.权利要求9的方法，其中，所述金属层被结构化以形成所述芯片封装的第三组端子焊盘，其中，第三组端子焊盘中的端子焊盘的焊盘尺寸小于第二组端子焊盘中的端子焊盘的焊盘尺寸。

14.权利要求9的方法，其中，所述金属层被结构化以形成所述芯片封装的第三组端子焊盘，其中，第三组端子焊盘的端子焊盘之间的节距小于第二组端子焊盘的端子焊盘之间的节距。

15.权利要求14的方法，其中，第三组端子焊盘中的端子焊盘是引线接合端子焊盘。

16.权利要求10的方法，其中，所述第一组端子焊盘中的每个端子焊盘的焊盘尺寸大于200 µm。

17.权利要求10的方法，其中，所述第二组端子焊盘中的每个端子焊盘的焊盘尺寸小于250 µm。

18.一种生产并测试芯片封装的方法，该方法包括：

生产芯片封装，其中，该芯片封装包括包含集成电路的半导体芯片和被附着到半导体芯片的加强结构，其中，所述芯片封装具有下主面和与下主面相对的上主面，其中，该上主面由所述芯片封装的外部端子焊盘被布置在其上的加强结构的端子表面形成，其中，所述外部端子焊盘中的至少某些是配置成将所述芯片封装引线接合到外部应用的引线接合端子焊盘；以及

执行封装级老化测试。

19.权利要求18的方法，其中，所述芯片封装的下主面至少部分地由所述半导体芯片的暴露表面形成。