[发明专利]应用于高速运动控制系统的PCI从设备核心控制模块

说明书

技术领域

本发明涉及一种PCI从设备核心控制模块。

背景技术

目前的PCI设备多采用PCI配置芯片，占用空间且功能不可定制，成本较高，极大地限制了嵌入式系统的单片化设计；

以Quartus II的为代表提供的IP核库中提供的PCI模块，即使是最小的从设备模块，也使用了大量的逻辑单元，极大地限制了该类模块在低成本可编程逻辑器件中的应用。

发明内容

本发明目的是为了解决现有PCI从设备占用空间大、功能不可定制、成本高、限制嵌入式系统设计的问题，提供了一种应用于高速运动控制系统的PCI从设备核心控制模块。

本发明所述应用于高速运动控制系统的PCI从设备核心控制模块，它包括核心状态机、配置单元、输入输出控制器、校验块、RAM读写控制器和中断控制器；

核心状态机根据PCI总线的时序信号产生不同的触发信号，从而控制其他模块进入相应的工作状态，并同时控制自己的下一状态；

配置单元用于完成配置空间寄存器的实现、资源配置、配置操作控制以及地址译码；

输入输出控制器用于接收PCI总线和二级总线上传的数据，并控制数据传输；

校验块用于提供PCI总线上的奇偶校验及其他错误校验，当出现奇偶错等错误时，通知核心状态机停止本次数据传输；

RAM读写控制器用于实现对RAM设备的读取功能，RAM读写控制器内部包括一个小型状态机和一个小型FIFO存储器，小型状态机用于实现RAM读写时序控制；FIFO存储器用于暂存数据；

中断控制器用于实现中断功能。

本发明的优点：本发明所述应用于高速运动控制系统的PCI从设备核心控制模块为PCI总线接口模块将PCI总线的协议解析、逻辑时序控制、高速缓存等全部实现在单片CPLD或FPGA器件中，实现基本的PCI从设备功能却占用很少的资源数量。一旦该方案应用到PCI从设备的开发中，能够极大地节省板卡空间、降低成本。

本发明所述应用于高速运动控制系统的PCI从设备核心控制模块为PCI总线接口模块在可编程器件中的应用提供了一种高效、低资源占用、定制化的新型实现方式，为PCI总线设备的单片化提供了一个新的方法和思路。该模块可编写在可编程逻辑器件中，省去了独立的PCI接口芯片，有如下优点和意义：

1、减少了外部器件和接线，提高了系统的可靠性，同时降低了开发成本；

2、缩短了开发周期，产品升级换代、增减功能时无需更改硬件系统设计；

3、可实现通用硬件设计针对不同用户、设备的高度定制化，只需更改PCI总线控制模块的部分设计，强化、简化对应的特性和功能，即可设计出对不同设备有不同针对性的模块，而无需更改硬件设计；

4、将所有功能逻辑设计在单片可编程器件中，可一起加密。

附图说明

图1是本发明所述应用于高速运动控制系统的PCI从设备核心控制模块的结构示意图；

图2是核心状态机的状态转换图；

图3是PCI设备配置读操作的时序仿真结果示意图；

图4是PCI设备配置写操作的时序仿真结果示意图；

图5是设备端口读操作的仿真结果示意图；

图6是设备端口写操作的时序仿真结果示意图；

图7是设备存储读操作的时序仿真结果示意图；

图8是设备存储写操作的时序仿真结果示意图。

具体实施方式

具体实施方式一：下面结合图1说明本实施方式，本实施方式所述应用于高速运动控制系统的PCI从设备核心控制模块，它包括核心状态机、配置单元、输入输出控制器、校验块、RAM读写控制器和中断控制器；

核心状态机根据PCI总线的时序信号产生不同的触发信号，从而控制其他模块进入相应的工作状态，并同时控制自己的下一状态；

配置单元用于完成配置空间寄存器的实现、资源配置、配置操作控制以及地址译码；

输入输出控制器用于接收PCI总线和二级总线上传的数据，并控制数据传输；

校验块用于提供PCI总线上的奇偶校验及其他错误校验，当出现奇偶错等错误时，通知核心状态机停止本次数据传输；

RAM读写控制器用于实现对RAM设备的读取功能，RAM读写控制器内部包括一个小型状态机和一个小型FIFO存储器，小型状态机用于实现RAM读写时序控制；FIFO存储器用于暂存数据；

中断控制器用于实现中断功能。