[发明专利]应用于高速运动控制系统的PCI从设备核心控制模块

权利要求书

1.应用于高速运动控制系统的PCI从设备核心控制模块，其特征在于，它包括核心状态机、配置单元、输入输出控制器、校验块、RAM读写控制器和中断控制器；

核心状态机根据PCI总线的时序信号产生不同的触发信号，从而控制其他模块进入相应的工作状态，并同时控制自己的下一状态；

配置单元用于完成配置空间寄存器的实现、资源配置、配置操作控制以及地址译码；

输入输出控制器用于接收PCI总线和二级总线上传的数据，并控制数据传输；

校验块用于提供PCI总线上的奇偶校验及其他错误校验，当出现奇偶错等错误时，通知核心状态机停止本次数据传输；

RAM读写控制器用于实现对RAM设备的读取功能，RAM读写控制器内部包括一个小型状态机和一个小型FIFO存储器，小型状态机用于实现RAM读写时序控制；FIFO存储器用于暂存数据；

中断控制器用于实现中断功能。

2.根据权利要求1所述应用于高速运动控制系统的PCI从设备核心控制模块，其特征在于，所述核心状态机包括空闲状态idle、配置操作等待状态con_wait、端口操作等待状态io_wait、存储操作等待状态状态mem_wait、读等待状态状态read_wait、配置读写进行状态con、端口或存储读写进行状态rw和结束态backoff；

空闲状态idle，从设备不占用PCI总线，等待主设备发起的读或写请求；当接收到总线命令为读命令、FRAME#低电平信息时，跳转到读等待状态read_wait；当接收到总线命令为写命令，FRAME#低电平信息时，同时跳转到配置操作等待状态con_wait、端口操作等待状态io_wait和存储操作等待状态状态mem_wait；其中：FRAME#表示一个传输帧开始；

配置操作等待状态con_wait，表示主设备已向从设备发起配置空间操作请求，包括配置读操作和配置写操作，从设备开始准备接受主设备的读或写请求；当接收到IRDY#信号线为低电平信号或后端数据已准备好信号时，跳转到配置读写进行状态con；当接收到的信号是IRDY#信号线为低电平信号时，进行写操作，当接收到的信号是后端数据已准备好时，进行读操作；其中：IRDY#表示主设备已准备好；

端口操作等待状态io_wait，表示主设备已向从设备发起IO空间操作请求，包括端口读操作和端口写操作，从设备开始准备接受主设备的读或写请求；当接收到IRDY#信号线为低电平信号或后端数据已准备好信号时，跳转到端口或存储读写进行状态rw；当接收到的信号是IRDY#信号线为低电平时，进行写操作，当接收到的信号是后端数据已准备好时，进行读操作；

存储操作等待状态mem_wait，表示主设备已向从设备发起内存空间操作请求，包括内存读操作和内存写操作，从设备开始准备接受主设备的读或写请求；当接收到IRDY#信号线为低电平信号或后端数据已准备好信号时，跳转到端口或存储读写进行状态rw；当接收到的信号是IRDY#信号线为低电平时，进行写操作，当接收到的信号是后端数据已准备好时，进行读操作；

读等待状态read_wait，读操作特有的等待状态，维持一个周期，用于实现从主设备驱动总线到从设备驱动总线的过渡；配置读、端口读、存储读都包含该状态；同时无条件跳转到配置操作等待状态con_wait、端口操作等待状态io_wait和存储操作等待状态状态mem_wait；

配置读写进行状态con，该状态的开始阶段进行了一次配置数据的传输，该状态结束时，从设备开始准备结束本次传输；无条件转换到结束态backoff；

端口或存储读写进行状态rw，该状态的开始阶段进行端口数据或内存数据的传输；当进行端口访问时，该状态无条件转换到结束态backoff；当进行内存访问时，如果正在进行的是突发传输，则该状态结束后还是端口或存储读写进行状态rw，如果正在进行的是非突发传输，则无条件转换到结束态backoff；

结束态backoff，一次传输结束后的一个状态，维持一个周期，用于满足s/t/s型信号的使用要求，保证该类信号维持一个周期的高电平再将其释放；无条件转换到空闲状态idle。