[发明专利]芯片装置及其制造方法、集成电路及其制造方法

说明书

技术领域

各种实施例一般地涉及芯片装置、用于制造芯片装置的方法、集成电路和用于制造集成电路的方法。

背景技术

当前芯片封装可能具有不良热耗散。图9A示出了基于模制的热沉隔离的图示。芯片封装、例如晶体管外形（TO）芯片封装可包括如909所指示的形成于引线框架的背面上的背面隔离，例如密封材料，例如模制化合物，其中，具有典型厚度的背面隔离可导致与没有背面隔离的TO芯片封装相比更坏的热耗散性能。图9B示出了具有不同背面隔离厚度的芯片封装的针对芯片面积921（mm²）的热阻919（K/W）：无背面隔离911；约400μm厚的背面隔离913；约600μm厚的背面隔离915；以及约800μm厚的背面隔离917。例如如913所指示的通常约为400μm的背面隔离的典型密封厚度遭受比例如如911所指示的没有背面隔离的芯片封装大得多的热阻，并且因此显示出比没有背面隔离更差的热耗散。

图5示出了电介质击穿强度（kV/mm）519对比样本厚度d 521、例如模制化合物厚度的图表500。图5显示，对于一定范围的材料而言，电介质击穿强度随着材料厚度的增加而减小。结果，具有厚背面隔离层、例如厚模制化合物的芯片封装可导致减小的电介质击穿强度。

图10A和10B示出了芯片封装，例如Fullpak芯片封装，其中，可以在引线框架上形成芯片1006。可用模制化合物1007在其背面309处使该引线框架绝缘。可将接合线1008电连接到芯片和引线框架1005，并且其中，可对引线框架的至少一部分进行镀敷1009。该引线框架可充当用于部件的热沉，并且可使用密封工艺被模制为在背面309上具有模制化合物。例如可在引线框架背面309和芯片背面上形成100μm厚的模制化合物。因此，可在两面上对引线框架进行模制。该引线框架可延伸通过模制化合物，其中，可使引线框架背面309与环境电绝缘。

如图10B中所示，由于可显著地影响电绝缘性能的模制化合物中的裂缝1011和/或空隙1013，用模制化合物1007可实现有限的电绝缘。其他挑战与模制化合物的施加和成本相关联。此外，模制化合物提供小于1 W/mK的低热导率。

发明内容

各种实施例提供了一种芯片装置，包括：载体；至少一个芯片，其电连接到载体顶侧；密封材料，其少部分地围绕至少一个芯片和载体顶侧，其中，所述密封材料形成于载体的一个或多个横向侧面上；以及陶瓷材料，其设置于载体底侧上和密封材料的至少一侧上。

附图说明

在附图中，相同的附图标记遍及不同的视图一般地指示相同的部分。附图不一定是按比例的，而是一般地着重于图示本发明的原理。在以下描述中，参考以下各图来描述发明的各种实施例，在所述图中：

图1A至1C示出了根据实施例的用于制造芯片装置的方法；

图2A和2B示出了根据实施例的芯片装置；

图3示出了根据实施例的用于制造芯片装置的方法；

图4示出了根据实施例的芯片装置；

图5示出了电介质击穿强度（kV/mm）对比样本厚度的图表；

图6示出了根据实施例的用于制造集成电路的方法；

图7A至7C示出了根据实施例的用于制造集成电路的方法；

图8A和8B示出了根据实施例的用于制造集成电路的方法；

图9A示出了基于模制的热沉隔离的图示；

图9B示出了具有不同背面隔离厚度的芯片封装的热阻（K/W）对比芯片面积（mm²）的图表；

图10A和10B示出了其中可在引线框架上形成芯片的芯片封装。

具体实施方式

以下详细描述参考以图示的方式示出特定细节和其中可实践本发明的实施例的附图。

词语“示例性”在本文中用来意指“充当示例、实例或图示”。不一定要将在本文中被描述为“示例性”的任何实施例或设计理解为相对于其他实施例或设计是优选的或有利的。

词语“上面”在本文中用来描述在侧面或表面“上面”形成特征，例如层，并且可用来意指可“直接在”暗示的侧面或表面“上”形成例如层的特征，例如与之直接接触。词语“在…上面”在本文中还可用来描述“在”侧面或表面“上”形成特征，例如层，并且可用来意指可“间接地在”暗示的侧面或表面“上”形成例如层的特征，其中在暗示的侧面或表面与形成的层之间布置有一个或多个附加层。