[发明专利]半导体元件及其制造方法

权利要求书

1.一种半导体元件，其特征在于，包括：

衬底，包括非元件区与元件区，其中所述非元件区内不会形成半导体电子元件；

介电层，位于所述非元件区与所述元件区上；

虚拟焊垫，位于所述非元件区的所述介电层上；

第一金属内连线，位于所述非元件区的所述介电层中，与所述虚拟焊垫直接连接，所述第一金属内连线包括多数个第一顶金属层；

焊垫，位于所述元件区的所述介电层上；

第二金属内连线，位于所述元件区的所述焊垫下方的所述介电层中，且所述第二金属内连线未与所述焊垫连接，所述第二金属内连线包括多个第二顶金属层，所述第一顶金属层的之间的多数个间隔之间具有多数个第一空隙，且所述第二顶层金属层之间的多数个间隔之间具有多数个第二空隙，其中在单位面积内所述第二空隙的数目大于所述第一空隙的数目；

缓冲层，位于所述焊垫与所述介电层之间，其中所述缓冲层包括金属、金属氮化物或其组合；以及

重布线层，位于所述介电层上，连接所述虚拟焊垫与所述焊垫。

2.根据权利要求1所述的半导体元件，其特征在于，所述缓冲层的材料包括钨、钽、钽/氮化钽/钽或其组合。

3.根据权利要求1所述的半导体元件，其特征在于，所述焊垫的材料包括铝、铜或其合金。

4.根据权利要求1所述的半导体元件，其特征在于，所述元件区包括阵列区、核心电路区或外围电路区。

5.根据权利要求4所述的半导体元件，其特征在于，所述阵列区包括开关阵列区、存储器阵列区、逻辑阵列区、电容阵列区、电阻阵列区或电感阵列区。

6.根据权利要求1所述的半导体元件，其特征在于，所述第一顶金属层的线宽大于所述第二顶金属层的线宽。

7.根据权利要求1所述的半导体元件，其特征在于，还包括保护层，覆盖部分所述非元件区的所述虚拟焊垫、所述重布线层以及部分所述焊垫，且所述保护层具有焊垫开口，裸露出所述焊垫的表面。

8.根据权利要求1所述的半导体元件，其特征在于，所述虚拟焊垫、所述重布线层以及所述焊垫的高度相同。

9.根据权利要求1所述的半导体元件，其特征在于，所述虚拟焊垫、所述重布线层以及所述焊垫的材料相同。

10.一种半导体元件的制造方法，其特征在于，包括：

提供衬底，所述衬底包括非元件区与元件区，其中所述非元件区内不会形成半导体电子元件；

在所述非元件区与所述元件区上形成介电层；

在所述非元件区的所述介电层中形成第一金属内连线，所述第一金属内连线包括多数个第一顶金属层；

在所述元件区的所述介电层中形成第二金属内连线，所述第二金属内连线包括多个第二顶金属层，其中所述第一顶金属层的之间的多数个间隔之间具有多数个第一空隙，且所述第二顶层金属层之间的多数个间隔之间具有多数个第二空隙，其中在单位面积内所述第二空隙的数目大于所述第一空隙的数目；

在所述元件区的所述介电层上形成缓冲层，其中所述缓冲层包括金属、金属氮化物或其组合；

在所述介电层上方形成导电层；以及

图案化所述导电层，以形成虚拟焊垫、焊垫与重布线层，其中所述虚拟焊垫位于所述非元件区上，与所述第一金属内连线直接连接，所述焊垫位于所述元件区的所述缓冲层上，未与所述第二金属内连线连接，且所述重布线层连接所述虚拟焊垫与所述焊垫。

11.根据权利要求10所述的半导体元件的制造方法，其特征在于，所述缓冲层的材料包括钨、钽、钽/氮化钽/钽或其组合。

12.根据权利要求10所述的半导体元件的制造方法，其特征在于，所述焊垫的材料包括铝、铜或其合金。

13.根据权利要求10所述的半导体元件的制造方法，其特征在于，所述元件区包括阵列区、核心电路区或外围电路区。

14.根据权利要求13所述的半导体元件的制造方法，其特征在于，所述阵列区包括开关阵列区、存储器阵列区、逻辑阵列区、电容阵列区、电阻阵列区或电感阵列区。