[发明专利]半导体结构及其制造方法

说明书

技术领域

本发明是有关于一种半导体结构及其制造方法，且特别是有关于一种具有稳定的条状叠层结构的半导体结构及其制造方法。

背景技术

近年来半导体元件的结构不断地改变，且元件的存储器储存容量也不断增加。存储装置被使用于许多产品之中，例如MP3播放器、数码字相机、计算机档案等等的储存元件中。随着应用的增加，对于存储装置的需求也趋向较小的尺寸、较大的存储容量。因应这种需求，是需要制造高元件密度及具有小尺寸的存储装置。

因此，设计者们无不致力于开发一种三维存储装置，不但具有许多叠层平面而达到更高的记忆储存容量，具有更微小的尺寸，同时具备良好的特性与稳定性。

发明内容

本发明是有关于一种半导体结构及其制造方法。实施例中，半导体结构的伸张性材料条形成于条状叠层结构上，使得条状叠层结构的压应力可以经由伸张性材料条的拉应力获得适当补偿，如此一来，可降低条状叠层结构弯曲(bending)的情形，进而提高半导体结构的稳定度及可靠性。

根据本发明内容的一实施例，是提出一种半导体结构。半导体结构包括一衬底、一条状叠层结构以及一伸张性材料条(tensile material strip)。条状叠层结构垂直形成于衬底上，条状叠层结构具有压应力(compressive stress)。条状叠层结构包括多个导电条及多个绝缘条，导电条与绝缘条是交错设置(interlaced)。伸张性材料条形成于条状叠层结构上，伸张性材料条具有拉应力(tensile stress)。

根据本发明内容的另一实施例，是提出一种半导体结构的制造方法。半导体结构的制造方法包括以下步骤。提供一衬底；垂直形成一条状叠层结构于衬底上，条状叠层结构具有压应力；以及形成一伸张性材料条于条状叠层结构上，伸张性材料条具有拉应力。条状叠层结构包括多个导电条及多个绝缘条，导电条与绝缘条是交错设置。

为了对本发明的上述及其他方面有更佳的了解，下文特举较佳实施例，并配合所附图式，作详细说明如下：

附图说明

图1绘示本发明内容的一实施例的半导体结构的立体示意图。

图2～图8绘示依照本发明的一实施例的一种半导体结构的制造方法示意图。

图9A及图9B分别绘示根据本发明内容的实施例及比较例的半导体结构的扫描式电子显微图(SEM)的示意图。

【符号说明】

100：半导体结构

110：衬底

120：条状叠层结构

120a：表面

120s、130s：侧边

120t、130t：厚度

121：导电条

121a：导电层

123：绝缘条

123a：绝缘层

130：伸张性材料条

130a：伸张性材料层

140：底氧化层

140a：底氧化材料层

150：盖氧化层

160：介电元件

170：导电线

170a：导电材料层

A：区域

D1、D2：方向

L1、L2：长度

PR1、PR2：图案化光刻胶

T：拉应力

W1、W2：宽度

具体实施方式

在此发明内容的实施例中，是提出一种半导体结构及其制造方法。实施例中，半导体结构的伸张性材料条形成于条状叠层结构上，使得条状叠层结构的压应力可以经由伸张性材料条的拉应力获得适当补偿，如此一来，可降低条状叠层结构弯曲(bending)的情形，进而提高半导体结构的稳定度及可靠性。然而，实施例仅用以作为范例说明，并不会限缩本发明欲保护的范围。此外，实施例中的图式是省略部份要的元件，以清楚显示本发明的技术特点。