[发明专利]一种提高芯片逻辑时序的串行数据帧匹配方法

权利要求书

1.一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，在串行数据处理模块内部设置基准偏移移位器、标准数据帧比较器、多维度匹配分组结构和匹配组合定位控制器，首先将串行数据输入基准偏移移位器，串行数据在基准偏移移位器中进行移位滑动，然后在标准数据帧比较器中与标准数据帧进行比较，之后输出匹配结果，该匹配结果中包含一个命中信息；然后将该匹配结果在多维度匹配分组结构中进行多维度分组并进行逻辑处理，经过逻辑处理的匹配信息经过匹配组合定位控制器进行重新组合形成定位匹配数据的控制信号，能够快速定位匹配数据，并缓存输出。

2.根据权利要求1所述的一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，所述的基准偏移移位器设计三组缓冲器，分别为缓冲器Buffer1、缓冲器Buffer2和缓冲器Buffer3，缓冲器的宽度与输入数据位宽一致，并且移位控制时以缓冲器Buffer2为基准进行左右移位。

3.根据权利要求1所述的一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，在数据发送端封装标准数据帧，将移位后的数据在标准数据帧比较器与标准数据帧进行比较，根据基准偏移移位器数据左右移位的位数确定标准数据帧比较器数据匹配结果的位宽。

4.根据权利要求1所述的一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，在多维度匹配分组结构采用连续位分组和跳跃位分组的方式，分别实现标准数据帧比较器数据匹配结果的横向分组和纵向分组。

5.根据权利要求4所述的一种提高芯片逻辑时序的串行数据帧匹配方法，其特征在于，将横向分组和纵向分组的匹配结果进行组合，用于控制匹配数据的精确定位，并缓存后输出。